CONCEPTOS DE

HARDWARE
Sistemas Operativos II
MSc. Carlos Roberto Vargas

https://www.unah.edu.hn/
Objetivos

Conocer de manera general el hardware que interviene en los

sistemas distribuidos.
Conocer la forma en la que los sistemas distribuidos se conectan
entre si.
Conocer la forma en la que son clasificados los sistemas
distribuidos de acuerdo con el hardware.
Hardware en SOD
Por su naturaleza y acuñado por el concepto visto en las clases
pasadas, los SOD constan de varios CPU, pero por su organización
estos pueden categorizarse de diferentes maneras, a pesar de que
ninguna de las categorizaciones ha sido utilizada ampliamente.

Flynn (1972) describe una taxonomía para los SOD basada en dos
características consideradas esenciales:
Numero de flujo de instrucciones
Numero de fujo de datos
Taxonomía Flynn
Michael J. Flynn en 1972 considera sus cuatro clasificaciones en el
numero de instrucciones concurrentes y los flujos de datos
disponibles en la arquitectura:

SISD Single Instruction, Single Data

SIMD Single Instruction, Multiple Data
MISD Multiple Instruction, Single Data
MIMD Multiple Instruction, Multiple Data
SISD: Single Instruction, Single Data
A esta categoría pertenecen todas aquellas computadoras que
cuentan con un único CPU, incluye computadoras personales y
grandes mainframe con dicha característica.

Instrucciones

D
A
T Procesador
O
S
SIMD Single Instruction, Multiple Data

Esta categoría se refiere a ordenar procesadores con una unidad

que busca una instrucción en particular, para luego instruir a varias
unidades de datos, para que se ejecuten en paralelo. Este tipo de
maquinas son útiles para los cómputos que repiten los mismos
cálculos con varios conjuntos de datos.
 Instrucciones

Procesador

D
A
T Procesador
O
S

Procesador
MISD Multiple Instruction, Single Data

Es un tipo de arquitectura computacional donde varias unidad de

instrucciones, realizan diferentes operaciones en los mismos datos,
por lo cual al final podríamos decir que los datos son diferentes,
después de ser procesados por cada etapa. Son muy pocas las
computadoras que pueden ser categorizadas como MISD.
MIMD Multiple Instruction, Multiple Data
Esta categoría se refiere a un grupo de computadoras
independientes, cada una con su propio controlador de programa
que ejecutan de manera simultanea instrucciones diferentes sobre y
datos diferentes.

Todos los sistemas distribuidos son considerados MIMD, ya sea

explotando un único espacio de memoria o uno distribuido, por lo
cual esta clasificación no es de mucha utilidad para esta clase en
particular.
 Instrucciones

Procesador Procesador

D
A
T Procesador Procesador
O
S

Procesador Procesador
Multiprocesadores y Multicomputadoras

A partir de la taxonomía de Flynn (1972) específicamente la

relacionada con Múltiples Instrucciones y Múltiples Datos, esta se
ha segmentado en dos grupos, aquellos que tienen memoria
compartida que por lo general se llaman multiprocesadores y
aquellos que no, los cuales reciben el nombre de
multicomputadoras.
Cada uno de las categorías antes mencionadas se pueden dividir
con base en la arquitectura de red de interconexión y pueden ser
llamadas bus y/o conmutador.

Bus: son aquellas en las que existe una red u otro medio que
interconecta todas las maquinas.

Conmutador: No tienen una única columna vertebral, sino que

tienen cables de una maquina a otra y utilizan patrones distintos de
cableado para su comunicación y se toma una decisión explicita de
comunicación.
Otro dimensión de la taxonomía descrita en el libro de texto, es que
en ciertos sistemas las maquinas están fuertemente acoplados y/o
débilmente acoplados.

En un sistema fuertemente acoplado el retraso experimentado en el

envió de un mensaje de una computadora a otra, es corto y su tasa
de transmisión de datos es bastante elevada.

En un sistema débilmente acoplado ocurre lo contrario, el retraso

de mensajes entre maquinas es grande y la tasa de transmisión de
datos es baja.
Multiprocesadores con base en bus.

Los multiprocesadores con base en buses constan de cierta cantidad

de CPU conectados a un bus común, junto con un modulo de
memoria. Consta de un plano base de alta velocidad o tarjeta
madre en la cual se pueden insertar las tarjetas de memoria y el
CPU.

CPU CPU CPU CPU

CACHÉ CACHÉ CACHÉ CACHÉ
Multiprocesadores con conmutador.
Para construir un multiprocesador con mas de 64 procesadores, es
necesario un método distinto al usado por los multiprocesadores
con base en bus, para conectar cada CPU con la memoria. Una
posibilidad es poder dividir la memoria en módulos y conectarlos a
la CPU con un conmutador de cruceta.

Cada CPU y cada memoria tiene una conexión que sale de el y en

cada intersección un delegado conmutador de punto de cruce que
el hardware puede abrir y cerrar.
 Memoria Memoria Memoria Memoria

CPU

Conmutador de punto de Cruce

CPU

CPU

CPU
La desventaja del conmutador de cruceta es que con n CPU y n
Memorias se necesitan conmutadores en los puntos de cruce.

Por lo anterior se ha diseñado otras redes de conmutación que

necesitan menos conmutadores. La Red Omega contiene
conmutadores de 2x2, cada uno de los cuales tiene dos entradas y
dos salidas, cada conmutador puede dirigir cualquiera de las
entradas en cualquiera de las salidas.
CPU Memoria

CPU Memoria

CPU Memoria

CPU Memoria
Non Uniform Memory Access (NUMA)
Los sistemas NUMA son plataformas de servidor avanzadas con más de
un bus del sistema. Pueden agrupar grandes cantidades de procesadores
con un precio superior a las tasas de rendimiento.

NUMA es un método alternativo que conecta varios nodos pequeños y

rentables mediante una conexión de alto rendimiento.

La alta latencia de los accesos de memoria remotos pueden provocar

una subutilización de los procesadores, que esperan constantemente
que se transfieran datos al nodo local, mientras que la conexión NUMA
puede convertirse en un cuello de botella para aplicaciones con alta
demanda de ancho de banda.
Multicomputadoras con base en bus.

La construcción de una multicomputadora es fácil, cada uno de los

CPU tiene conexión directa con su propia memoria local, el
problema al que se enfrenta es que como lograr que los CPU se
comuniquen entre si.

El esquema es similar al multiprocesador con base en bus, pero al

tener menor trafico no necesita ser un bus con un plano de alta
velocidad, este puede ser remplazado por una LAN de menor
velocidad.
ESTACION DE TRABAJO ESTACION DE TRABAJO ESTACION DE TRABAJO ESTACION DE TRABAJO

MEMORIA LOCAL MEMORIA LOCAL MEMORIA LOCAL MEMORIA LOCAL

CPU CPU CPU CPU

Multicomputadoras con Conmutador.

Se han propuesto y construido varias redes de interconexión pero

todas tienen la peculiaridad de que cada CPU tiene acceso directo
y exclusivo a su propia memoria particular.

Existen dos topologías en esta categoría una retícula y un

hipercubo, la retícula es fáciles de comprender y se basan en la
tarjeta de circuitos impresos. Los hipercubos, son cubos ordinarios
cada uno de los cuales cuenta con 8 vértices y 12 aristas, donde
cada vértice es un CPU y cada arista es una conexión entre dos
CPU.
 HIPERCUBO

RETICULA
 Conclusiones
Objetivos alcanzados:
Conocimos de manera general el hardware que interviene en los
sistemas distribuidos.
Conocimos la forma en la que los sistemas distribuidos se conectan
entre si.
Conocimos la forma en la que son clasificados los sistemas distribuidos
de acuerdo con el hardware.

Contenidos conceptuales desarrollados:

• Conceptos de Hardware
 Autorías
MSc. Carlos Roberto Vargas