Unidad 1 Introducción-2022

Arquitectura del computador y
Sistemas Operativos
UNIDAD 1
INTRODUCCION AL MICROPROCESADOR
ESTRUCTURA DEL TEMA
 Historia y evolución de las Computadoras
 Magnitudes Analógicas y Digitales.
 Números Binarios
 Puertas lógicas
 Algebra de Boole.
 Expresiones en forma de suma de productos
 Expresiones en forma de producto de sumas
 Simplificación de funciones lógicas con el
método de Karnaugh
 Circuitos combinacionales
 Microprocesadores
Arquitectura del computador y Sistemas Operativos 2

INTRODUCCIÓN
La Computadora
Computadores y sistemas Operativos

INTRODUCCIÓN
Las partes de la tarjeta madre o Motherboard

INTRODUCCIÓN
 La Arquitectura de computadoras constituye el fundamento de los
llamados sistemas de computación.
 Las computadoras son sin duda el área de mayor dinamismo e
innovación con un crecimiento espectacular desde sus inicios.
 Las computadoras han mejorado la sociedad y lo seguirán
haciendo.
Por ejemplo
Informática
Biomédica
Control Industrial
Telecomunicaciones
Comercio Electrónico
etc.

ARQUITECTURA
 La arquitectura esta determinada por los atributos de un sistema
que son visibles para un programador.
Por ejemplo
Conjunto de instrucciones.
No de Bits utilizados.
Mecanismos E/S.
Modos de Direccionamiento de memoria.
etc.

ORGANIZACIÓN
La organización tiene referencia a las unidades funcionales y sus
interconexiones. No tiene un impacto para un programador, por lo
que cambios en ella son transparentes al momento de la
implementación. Sin embargo es necesario tenerla en cuenta.
Por ejemplo
Detalles de HW internos.
Señales de control
Tecnología de memoria utilizada.

ARQUITECTURA U ORGANIZACIÓN
Por que se tienen que

fabricar PC’s con una
misma arquitectura???

ESTRUCTURA Y FUNCIONAMIENTO DE UN COMPUTADOR

EL COMPUTADOR: ESTRUCTURA DE NIVEL SUPERIOR
Computador
4 componentes principales
del computador
Computador
Entrada Memoria
/Salida Principal
Interconexión
de la CPU
Unidad central
de
procesamiento

LA UNIDAD CENTRAL DE PROCESAMIENTO(CPU)
Computador
Entrada/ Memoria
Salida Principal
Interconexión de la
CPU
Unidad central de
procesamiento
UNIDAD
CENTRAL DE
PROCESAMIENTO
Interconexión Unidad
Registros interna de la aritmético -
CPU lógica
Unidad de
control

LA UNIDAD DE CONTROL
CPU
Unidad
Registros aritmético -
lógica
Interconexión
interna de la
CPU
Unidad de
control
Unidad de
control
Registros y
Lógica decodificadores
secuencial de la unidad de
control
Memoria de
control

FUNCIÓN
Operación individual de los componentes como parte de su
estructura
Funciones del computador:
Procesamiento de datos
Almacenamiento de datos
Movimiento de datos
Control
Computadores y sistemas Operativos 13

UNA VISIÓN FUNCIONAL DE UN COMPUTADOR
TRANSFERENCIA
ALMACENAMIENT DE DATOS
O DE DATOS ENTORNO OPERATIVO
(Fuente y destino de los datos)
Sistemas de
FUNCION transferencia
ES de datos
BASICAS
CONTROL
PROCESAMIENT Mecanismo
O DE DATOS de control
Recurso de Recurso de
almacenamiento procesamiento
de datos de datos

MOVIMIENTO DE DATOS
ENTORNO OPERATIVO
Ejemplo:
Teclado a video
Sistemas de
transferencia de
datos
Mecanismo
de control
de datos de datos

ALMACENAMIENTO
ENTORNO OPERATIVO
Ejemplo:
De Internet al disco
Sistemas de
transferencia de
datos
Mecanismo
de control
de datos de datos

PROCESAMIENTO DE DATOS INTERNOS
ENTORNO OPERATIVO
Ejemplo:
Actualizando un
banco de datos
Sistemas de
transferencia de
datos
Mecanismo
de control
de datos de datos
Computadores y Sistemas Operativos

PROCESAMIENTO DE DATOS EN TRANSITO
ENTORNO OPERATIVO
Ejemplo:
Imprimiendo un
banco de datos
Sistemas de
transferencia de
datos
Mecanismo
de control
de datos de datos

EVOLUCIÓN DEL COMPUTADOR
Generación Fechas Características Potencia de Avance Arquitectura
tecnológicas básicas cálculo
Primera 1946-1957 Válvula de vacio 0,04 MIPS Modelo Von Neuman
Segunda 1958-1963 Transistor 0,2 MIPS Memoria virtual

Interrupciones
Segmentación
Tercera 1964-1971 Circuito integrado: SSI- 1 MIPS Microprogramación
MSI Memoria cache
Cuarta 1972-1980 LSI 10 MIPS
Microprocesadores
Quinta 1981-???? VLSI > 100 MIPS Computadores RISC
Microprocesadores Superescalares
Supersegmentados
Tubo
de uP
vacío 8088
Transistor
C.I.
TAXONOMÍA DE FLYNN
 La taxonomía de Flynn es una clasificación de arquitecturas de
computadoras propuesta por Michael J. Flynn en 1972.

DIAGRAMA DE COMPARACIÓN DE LAS CLASIFICACIONES
"PU" (processing unit)
SISD (Single Instruction, Single Data)

 Es una computadora con un flujo de instrucciones y uno de datos único.
 Se refiere a las computadoras convencionales de Von Neuman. Todas las computadoras
tradicionales de un procesador caen dentro de esta categoría. Ejemplo: PC’s.
MISD (Multiple Instruction, Single Data)

 Computadoras con un flujo de varias instrucciones y un flujo de datos (redundancia, por
ejemplo, las computadoras de control de vuelo de una aeronave).

DIAGRAMA DE COMPARACIÓN DE LAS CLASIFICACIONES
SIMD (Single Instruction, Multiple Data)

 Computadoras con un flujo de instrucciones único y varios flujos de datos múltiple
(computadores matriciales).
MIMD (Multiple Instruction, Multiple Data)

 Que significa un grupo de computadoras independientes, cada una con su propio contador
del programa y datos.
 Todos los sistemas distribuidos son MIMD.
 Múltiples computadoras y multiprocesadores

CLASIFICACIÓN DEL PC SEGÚN SU ARQUITECTURA

CISC RISC
(complex instrucción set computer) (reduced instruction set computer)
Tienen más de un conjunto de Un solo conjunto de instrucciones para
Instrucciones para leer y escribir. leer y escribir.
Ejecutan tareas de procesamiento en En un solo ciclo de reloj se completan
un menor número de líneas. las instrucciones.
La velocidad de frecuencia se mide en La velocidad de la frecuencia se mide
Hercios. en Megahertz y Gigahertz.
Su desarrollo tiene un menor costo
Son más costosos económicamente.
económico.
Los chipsets de esta arquitectura de
Los chipsets Cisc son más lentos.
microprocesadores son más rápidos.
Utilizan menos transistores en su
Utilizan más transistores que los Risc.
estructura física.
EVOLUCIÓN DEL PROCESADOR
Importante: En estos años la evolución seguía la Ley de Moore

EVOLUCIÓN DE TECNOLOGÍA: LEY DE MOORE.

Cambios en nuestros tiempos…
MODELO DE VON NEUMANN
La arquitectura Von Neumann o Princeton, es una arquitectura de
computadoras creada en 1945.
Características:
 Concepto de programa almacenado (ejecución
secuencial).
 La memoria principal almacena los datos y el
programa (organización lineal - igual tamaño).
 La ALU opera con datos binarios.
 La Unidad de Control decodifica las instrucciones
y las ejecuta.
 Un equipo de entrada/salida (E/S), dirigido por la
unidad de control.

MÁQUINA IAS
Unidad central de
procesamiento
(CPU)
Buses
Buses
Unidad
aritmético lógica
Memoria Equipos
principal de E/S
Buses
(datos y Programa)
Unidad de control
de programa
Reloj
(CLK) Figura: Modelo de von Neumann.

MÁQUINA IAS

MÁQUINA IAS: ESTRUCTURA
Unidad central de procesamiento Unidad Aritmética Lógica
(CPU) AC MQ
 MBR: Registro Temporal de

Equipos de
memoria Circuitos aritmético - lógico
Entrada/Salida
 MAR: Registro de dirección MBR
de memoria
 IR: Registro de Instrucción Instrucciones Instrucciones

y datos
Decodifica
Instrucciones Direcciones
 IBR: Registro temporal de IBR PC Memoria
instrucción. Principal
Almacena
 PC: Contador de programa IR MAR Instrucciones
y datos
 AC: Acumulador Circuitos de

control •
• Señales de
• control
 MQ: Multiplicador cociente Direcciones Ejecutar

Almacenar
Unidad control de programa
Reloj (CLK)
Arquitecturas Harvard y Neumann
Arquitectura Neumann
Arquitectura Harvard

REGISTRO IAS
o Un registro es un grupo de celdas de almacenamiento binario adecuadas para
mantener información binaria.
o Un grupo de flip-flop constituye un registro, ya que cada flip-flop es una celda binaria
capaz de almacenar un bit de información.
o Los flip-flop mantienen la información binaria y las compuertas controlan cuando y como
se transfiere información nueva al registro
Registro: Entrada Serial - Salida serial
Celda de 1 bit
flip-flop FF3
REGISTRO IAS
Registro: Entrada Serial-Salida Paralela
o Para este tipo de registro la data se introduce en forma serial, de la misma manera como se
describió anteriormente. La diferencia está en la forma de extraerla. Una vez almacenada,
cada bit aparece en su salida correspondiente, y todos los bits están disponibles
simultáneamente

REGISTRO IAS
Registro: Entrada Serial-Salida serial con control de lectura y escritura

MEMORIA IAS
o Una memoria es un dispositivo electrónico que se
encarga de almacenar datos e instrucciones binarias.
o Recibe una dirección y una orden de lectura /

escritura y almacena / entrega la información en/de
una celda.
MEMORIA IAS
La memoria consiste en 1000 posiciones de almacenamiento,
llamada palabras, de 40 bits cada uno
Palabra número
01 39
Signo
Una palabra puede contener también dos instrucciones de veinte

bits.
Palabra instrucción
0 8 19 20 28 39
Codop Dirección Codop Dirección

INSTRUCCIÓN
 La parte codop (los primeros 8 bits) especifican cuál instrucción
será ejecutada (la operación que se realizará).
 La parte de la dirección (los 12 bits restantes) especifican un
operando (en memoria) que participa de la operación.
Almacenado en forma binaria
La instrucción LDA 1000

o Carga el acumulador A con el contenido
De la posición 1000 de la memoria.
Todo se ejecuta y almacena en forma binaria¡¡

ESTRUCTURA DEL TEMA
método de Karnaugh

INTRODUCCIÓN
Durante muchos años, las aplicaciones de la electrónica digital se
limitaron a los sistemas informáticos
Hoy en día, la tecnología digital está presente en todo tipo de

áreas de la vida cotidiana
Los objetivos de este tema son:
 Diferenciar entre magnitudes analógicas y digitales

 Describir como se representa la información digital de forma
binaria por medio de ausencia o presencia de tensión
 Introducir la lógica binaria y su aplicación al diseño de circuitos
digitales

MAGNITUDES ANALÓGICAS
Las magnitudes analógicas toman valores continuos
Por ejemplo, a lo largo de un día, la temperatura no varía entre
20ºC y 25ºC de forma instantánea, sino que toma todos los infinitos
valores intermedios
Figura . Gráfica Temperatura vs. Tiempo .

CONVERSIÓN ANALÓGICO – DIGITAL
Para digitalizar la magnitud es necesario asignar a cada valor
muestreado un código digital
 Supongamos que creamos dos categorías de temperatura
 La señal digital correspondiente sería la siguiente:

 El conversor ADC (Analog-to-Digital Converter)
Tiene que efectuar los siguientes procesos:
 Muestreo de la señal analógica.

 Cuantización de la propia señal
 Codificación del resultado de la cuantización, en código binario .

Convertir nivel de Voltaje a código binario
Ejemplo 1:
Vref=5V, resolución de 10 bits, Vin=2.5V (Voltaje de salida del sensor/audio)
Convertir un código binario a un nivel de voltaje

SEÑALES ANALÓGICAS Y DIGITALES
Conclusión:
Analógico = continuo
Digital = discreto (paso a paso)
Ventajas de las técnicas digitales
Generalmente son más fáciles de diseñar.

Facilidad para almacenar la información.
Mayor exactitud y precisión.
Programación de la operación.
Se afectan menos por el ruido.

SEÑALES ANALÓGICAS Y DIGITALES
Limitaciones de las técnicas digitales:
 Cuando se usan técnicas digitales existe, en realidad, una sola

desventaja:
El mundo real es fundamentalmente analógico
 Para aprovechar las técnicas digitales cuando se tienen

señales analógicas, deben seguirse tres pasos:
 Convertir la señal analógica del “mundo real” a la forma
digital.
 Procesar la información digital.
 Convertir la señal digital a la forma analógica.

ESTRUCTURA DEL TEMA
método de Karnaugh

28 =256
3 bits
2 bits
Descomposición de un número flotante usando descomposición polinómica
o Conversión de un número binario con punto flotante a un decimal con punto flotante
Ejemplo1: Conversión de 10111011.011(2) a decimal
Ejemplo2: Conversión de 0.0111011101(2) a decimal

Convertir un número decimal punto flotante a binario con punto flotante
o Lo primero que se debe realizar es separar la parte entera y la parte decimal.
o Ejemplo: 36.375
Solución
36 = 10010 (2)
o Con 0.375, haremos una serie de multiplicaciones por dos, donde el fin de tal serie será
cuando obtengamos como resultado 1
o 0.375 x 2 = 0.75 (no obtuvimos 1)
o 0.75 x 2 = 1.5 (no obtuvimos 1, pero es mayor que 1, restamos 1.5-1=0.5
o 0.5x 2 =1 (hemos llegado a 1)
o Elegimos los dígitos de la parte entera en el orden 011.
o Ahora unimos las dos conversiones:
o 10010.011 (2)
Nota: Si en caso no se llegará a la unidad se tendrá que hacer uso de dígitos de precisión.
Para realizar la conversión de binario a hexadecimal, realice lo
siguiente:
1) Agrupe la cantidad binaria en grupos de 4 en 4 iniciando por el lado
derecho. Si al terminar de agrupar no completa 4 dígitos, entonces
agregue ceros a la izquierda.
2) Posteriormente vea el valor que corresponde de acuerdo a la tabla:
3) La cantidad correspondiente en hexadecimal se agrupa de derecha a

izquierda.
Ejemplos
110111010 (binario) =
1010 = A
1011 = B
1 entonces agregue 0001 = 1
Agrupe de derecha a izquierda: 1BA
11011110101 (binario) =
0101 = 5
1111 = F
110 entonces agregue 0110 = 6
Agrupe de derecha a izquierda: 6F5
Veamos el método para pasar del sistema decimal al sistema hexadecimal mediante un ejemplo. Escribiremos el
número 460:
1.Dividimos el número entre 16:
2.Si el cociente es mayor o igual que 16, lo dividimos entre 16.

En nuestro caso, el cociente es 28 (mayor que 16), con lo que lo dividimos de nuevo:

3.Continuamos así hasta obtener un cociente menor que 16.

En nuestro caso, el cociente es 1 (menor que 16), con lo que hemos terminado el proceso. Hemos indicado los restos
con dos rayas y el último cociente con una circunferencia.
4.El número en base 16 es:

(Último cociente) (Último resto) (Penúltimo resto)... (Segundo resto) (Primer resto).
Teniendo en cuenta que: 10 es A, 11 es B, 12 es C, 13 es D, 14 es E y 15 es F.
En nuestro caso,
•El último cociente es 1.
•El último resto es 12 (es decir, C).
•El penúltimo resto es 12 (es decir, C).
Por tanto, el número 460 en base hexadecimal es 1CC. Es decir,

ESTRUCTURA DEL TEMA
método de Karnaugh

PUERTAS LÓGICAS
 Las puertas lógicas son usados para el diseño circuitos electrónicos
que implementan operaciones básicas de lógica binaria cuyo
resultado puede ser verdadero o falso
 El paralelismo entre las operaciones binarias de la lógica y las

operaciones binarias de los sistemas digitales han convertido a las
puertas lógicas en los elementos básicos que componen los
circuitos digitales
 Estudiaremos un total de siete puertas lógicas que se representan

usando los símbolos definidos en un estándar ampliamente
adoptado: ANSI IEEE 91-1984
 Las operaciones lógicas son analizadas mediante el álgebra de

Boole.

TABLA DE VERDAD
 Dada una puerta lógica de n entradas, el número de filas de la tabla
de verdad será igual al número de posibles combinaciones de las
entradas: 2n
Ejemplo:
Entradas
Número de filas

Funciones lógicas básicas

Características de las integración de puertas lógicas
Cuando se diseñan funciones lógicas que se van a desarrollar mediante

puertas lógicas para formar un circuito electrónico (circuito integrado), no
es suficiente con conocer el funcionamiento lógico de las puertas
utilizadas, sino también sus características de funcionamiento, como:
• Tensión de alimentación continua

• Retardos de propagación.
• Carga y fan-out

a) Tensión de alimentación continua
• El valor nominal de alimentación continua para los dispositivos TTL es de
+5 V ,
• Los dispositivos CMOS están disponibles en varias categorías de
tensiones de alimentación: +5 V ; +3, 3 V ; +2,5 V y +1, 2 V .

b) Retardo de propagación
• Siempre que una señal recorre un circuito digital experimenta un cierto

retardo temporal. Todo cambio recibido en las entradas del circuito
provoca un cambio en los niveles de salida transcurrido un cierto tiempo
conocido como retardo de propagación.
• El retardo de propagación de una puerta limita el rango de frecuencias a

las que puede operar. A mayores retardos de propagación, menor es la
frecuencia máxima de trabajo
c) Carga y fan-out
• Existe un límite en el número de puertas cuyas entradas se pueden

conectar a la salida de otra puerta dada
Alta integración fabricadas en Obleas de silicio
Alta integración con compuertas

SIMBOLOGÍA LÓGICA
 OR: ≥1
 NOR: ≥1
 AND: &
 NAND: &
 X-OR: =1
 X-NOR:
=1
 NOT
1

LA PUERTA LÓGICA IGUALDAD
Símbolo
“F” salida
A
A F +V
“1” (Cerrado)
0 0 F “0” (Abierto)
1 1
Tabla de Circuito eléctrico

verdad
equivalente

LA PUERTA LÓGICA NOT
Tabla de Circuito Integrado 74LS04
verdad
1
Circuito eléctrico
equivalente
+V
A F
Expresión
booleana

LA PUERTA LÓGICA OR
Circuito Integrado 74LS32
≥1
Representación
gráfica Tabla de
verdad
A
+V F
B
Expresión
booleana

APLICACIÓN DE LA COMPUERTA LÓGICA OR
Diagrama de tiempos/ temporal

LA PUERTA LÓGICA NOR
≥1
A
F
+V
B
Tabla de Representación
Expresión
verdad gráfica
booleana

LA PUERTA LÓGICA AND
&
Representación
gráfica Tabla de
A B verdad Expresión
+V
booleana
F

APLICACIÓN DE LA COMPUERTA LÓGICA AND
Diagrama de tiempos/ temporal

LA PUERTA LÓGICA NAND
&
A B
+V
Tabla de Representación Expresión

verdad gráfica booleana

LA PUERTA LÓGICA X-OR
=1
A B
+V
F


APLICACIÓN DE LA COMPUERTA LÓGICA XOR

LA PUERTA LÓGICA X-NOR
=1
A
+V
F
B


APLICACIONES DE COMPUERTAS LÓGICAS COMBINADA
Circuito Combinacional (No incluye señal de reloj)

Ejercicios implementación
Compuertas integradas en chips

Ejercicios implementación
Compuertas integradas en chips

LA PUERTA LÓGICA NOT

ESTRUCTURA DEL TEMA
método de Karnaugh

ALGEBRA DE BOOLE
 Es una forma muy adecuada para expresar y
analizar las operaciones de los circuitos
lógicos o digitales.
 Son las matemáticas de los sistemas

digitales, en el cual existen una serie de
reglas y leyes que tienen que seguirse para
aplicarla correctamente.

POSTULADOS DEL ALGEBRA DE BOOLE
Basado en la función AND
1) a.1 =a
2) a.0 =0
3) a.a =a
4) a . a’ =0
Basado en la función OR
5) a+a =a a’ se lee complemento de a

6) a+1 =1
7) a+0 =a
8) a + a’ = 1
Basado en la función NOT

9) ( a’ )’ = a

PROPIEDADES DEL ALGEBRA DE
BOOLE
Conmutativa
1) a + b = b + a
2) a . b = b . a
Asociativa
1) a + b + c = a + (b + c)
2) a . b . c = a . (b . c)
Distributiva
1) a . ( b + c ) = ( a . b ) + ( a . c )
2) a + ( b . c ) = ( a + b ) . ( a + c )

TEOREMAS DEL ALGEBRA DE
BOOLE
Teorema 1: Ley de absorción
1) a + a . b = a
2) a . ( a + b ) = a
Teorema 2:
1) a + a’. b = a + b
2) b . ( a + b’ ) = a . b
Teorema 3: Leyes de De Morgan
1) ( a + b )’ = a’ . b'
2) ( a . b )’ = a’ + b’

TEOREMAS DEL ALGEBRA DE
BOOLE
Entradas (0,1)
Señales binarias
Ejemplo 1: Simplificar la función f (x,y,z) donde x, y, z son variables de

entrada
Notar Los términos no tiene 3 variables
F = xy + x'z + yz
F = xy + x'z +yz(x+x’) Teorema del complemento.
F= xy + x'z + xyz + x’yz Distributiva.
F= (xy+xyz) + (x'z + x'yz) Asociativa.
F= xy(1+z) + x'z(1+y) Distributiva.
F= xy + x’z Elementos nulos.

ESTRUCTURA DEL TEMA
método de Karnaugh

SUMA DE PRODUCTOS
Un término producto (minterm) se define como una expresión
booleana que está compuesta por un producto de literales
Cuando dos o más términos productos se suman, la expresión
resultante se denomina suma de productos
La implementación de una suma de productos requiere aplicar la
operación OR a las salidas de dos o más puertas AND
término producto (minterm)
Función de salida F=AB+CD

suma de productos
Variables binarias de entrada
FORMA CANÓNICA DE LA SUMA DE PRODUCTOS
La forma canónica de una suma de productos es aquella en la
que todas las variables del dominio aparecen en todos y cada uno
de los términos de la expresión
Cualquier suma de productos puede convertirse a su forma

canónica aplicando una de las reglas básicas del álgebra de
Boole:
Simplemente se debe multiplicar cada término producto no

canónico por la suma de la variable que falta y su complemento,
ya que es lo mismo que multiplicar por 1

FORMA CANÓNICA DE LA SUMA DE PRODUCTOS
Siguiendo este método es sencillo transformar una suma de
productos en su forma canónica
Ejemplo:
Forma canónica:

TABLA DE VERDAD DE LA SUMA DE PRODUCTOS
El primer paso para convertir una suma de productos a una tabla de
verdad es convertir la expresión a su forma canónica
Ejemplo:

Dado que es habitual representar un circuito por medio de su tabla
de verdad, será frecuente la necesidad de calcular una expresión a
partir de una tabla de verdad
Ejemplo:

Los términos mínimos que forman la función canónica se reemplaza
con el signo “”. el cual tendrá los valores de las combinaciones
donde la función es UNO.
Ejemplo:

FORMAS NORMALIZADAS DE LA SUMA DE PRODUCTOS
La forma canónica de una expresión booleana es la

que obtendremos a partir de su tabla de verdad, pero
raramente tiene el menor número posible de
operaciones
Se puede reducir la forma canónica a una forma que

no tenga todas las variables en cada término, pero
que necesite menos operaciones
No hay un método fijo, por lo que dada una función,

puede resultar posible obtener varias de estas
formas distintas, que son llamadas formas
normalizadas

Las formas normalizadas pueden obtenerse a partir de la forma
canónica aplicando leyes y reglas booleanas
Ejemplo:
Forma normalizada:

Ejercicio 1: Implementar en Logiccircuit
http://www.logiccircuit.org/download.html
ESTRUCTURA DEL TEMA
método de Karnaugh

PRODUCTO DE SUMAS
Un término suma (maxterm) se define como una expresión
booleana que está compuesta por una suma de literales
Cuando dos o más términos suma se multiplican, la expresión
resultante se denomina producto de sumas
La implementación de un producto de sumas requiere aplicar la
operación AND a las salidas de dos o más puertas OR

FORMA CANÓNICA DEL PRODUCTO DE SUMAS
La forma canónica de un producto de sumas es aquella en la que
todas las variables del dominio aparecen en todos y cada uno de
los términos de la expresión
Cualquier producto de sumas puede convertirse a su forma

canónica aplicando una de las reglas básicas del álgebra de Boole:
Simplemente se debe sumar cada término producto no canónico

con el producto de la variable que falta y su complemento, ya que
es lo mismo que sumar 0

FORMA CANÓNICA DEL PRODUCTO DE SUMAS
Siguiendo este método es sencillo transformar un producto de
sumas en su forma canónica
Ejemplo:
Forma canónica:

TABLA DE VERDAD DEL PRODUCTO DE SUMAS
El primer paso para convertir un producto de sumas a una tabla de
verdad es convertir la expresión a su forma canónica
Ejemplo:

Dado que es habitual representar un circuito por medio de su tabla
de verdad, será frecuente la necesidad de calcular una expresión a
partir de una tabla de verdad
Ejemplo:

Los términos máximos se reemplaza con el signo “”, y tendrá los
valores de las combinaciones donde la función es CERO.
Ejemplo:

FORMAS NORMALIZADAS DEL PRODUCTO DE SUMAS
A partir de la tabla de verdad obtenemos la forma canónica de
una expresión booleana, aunque raramente tiene el menor
número posible de operaciones
 Al igual que con la suma de productos, se puede obtener formas
normalizadas a partir de la forma canónica con el objetivo de
reducir el número de operaciones necesarias
También se puede reducir más una forma normalizada, dando
lugar a una forma no normalizada que tendrá todavía menos
operaciones, pero que ya no estará expresada como un producto
de sumas
Ejemplo: Forma normalizada

FORMAS NORMALIZADAS DEL PRODUCTO DE SUMAS
Las formas normalizadas pueden obtenerse a partir de la forma
canónica aplicando leyes y reglas booleanas
Ejemplo:
Forma normalizada:

ESTRUCTURA DEL TEMA
método de Karnaugh

INTRODUCCIÓN
La efectividad de la simplificación booleana no debe depender de
nuestra habilidad usando leyes y reglas
Es necesaria la utilización de una metodología sistemática para

simplificar las funciones booleanas
Los objetivos de este tema son:
 Describir el método de Karnaugh

 Describir el método de Karnaugh para la simplificación de
funciones lógicas en forma de suma de productos y de producto
de sumas
 Introducir la necesidad de minimizar de forma conjunta las
funciones correspondientes a circuitos con salida múltiple

MÉTODO DE KARNAUGH
El método de Karnaugh proporciona una forma
sistemática para simplificar funciones booleanas
La clave para realizar este proceso consiste en

representar la función que se desea simplificar
usando lo que se conoce como mapa de Karnaugh
Si se aplica adecuadamente, este método genera

las expresiones más simples posibles, tanto en
forma de suma de productos como de producto de
sumas

KARNAUGH: 2 VARIABLES F(A,B)
A Mayor peso
Tabla de verdad
A A
B
B m0 m2
A B F
0 0 m0 B m1 m3
0 1 m1
1 0 m2
1 1 m3
B\A 0 1
0 m0 m2
1 m1 m3

Reglas para simplificar:
Se combina un agrupamiento de DOS celdas

adyacentes para producir una sola variable.
La celda que no se puede combinar, representa un

término de 2 variables
Agrupando 2 variables ---------------- representa a 1 termino con 1 variable

Una variable sin agrupar -------------- representa a 1 termino con 2 variables

Ejemplo : Simplificar la función:
A B F
m0 0 0 0
m1 0 1 1
m2 1 0 0
m3 1 1 1
Del mapa se tiene: F = B

A B F
0 0 1
0 1 1
1 0 0
1 1 1
 F = A’ + B

A B F
0 0 1
0 1 0
1 0 0
1 1 0
 F = A’. B’

KARNAUGH: 3 VARIABLES F(A,B,C)
A B C F AB A
C
0 0 0 m0
0 0 1 m1
0 1 0 m2 m0 m2 m6 m4
0 1 1 m3
1 0 0 m4
1 0 1 m5 C m1 m3 m7 m5
1 1 0 m6
1 1 1 m7
B
C\AB 00 01 11 10
0 m0 m2 m6 m4
1 m1 m3 m7 m5
Cuatro celdas adyacentes (en línea o cuadrado)

producen una variable.
Dos celdas adyacentes producen un término de 2

variables.
La celda que no se puede combinar, representa un

término de 3 variables

Nota:
 Proximidad: Cuando las celdas en el gráfico están

una al costado del otro.
 Simetría: Cuando las celdas en el gráfico están

equidistantes de la línea divisoria (eje principal y eje
secundario) entre el campo de una variable y el de
su complemento.

Ejemplo : Simplificar la función.
A B C F
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0 (1s)  F = C + A.B’
1 1 1 1
(0s)  F = (A+C).(B’+C)
A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1 (1s)  F = C + A + B’
F = 3 (0,2,3,5,6,7)
 F = (B’).(A’+C’).(A+C)

F = 3 (0,1,2,5,6)
 F = (A’+C’).(A+C).(A+B)

P-1:
Un contactor R para el accionamiento de un motor eléctrico, está gobernado por la acción combinada de
tres contactores fin de carrera A, B y C.
Para que el motor pueda funcionar, dichos finales de carrera deben reunir las siguientes condiciones:
o Contactor A accionado, B y C en reposo.
o Contactor B y C accionados, A en reposo.
o Contactor C accionado, A y B en reposo.
o Contactor A y C accionados, B en reposo.
Diseñar el circuito mínimo de puertas lógicas que cumple con dichas condiciones.

136
Llenado de tabla de verdad del problema

P-2:
En un determinado proceso industrial, disponemos de dos generadores de 15 Kw, cada uno, para alimentar
a tres motores de 5 Kw, 10 Kw y 15 Kw, los cuales no funcionan siempre juntos (ver figura ).
Diseñar un circuito digital que detecte a los motores que están en funcionamiento en todo momento y ponga en
marcha al generador 2, para abastecer con más energía a los motores que se están activando en ese instante.
SE PIDE:
1) La tabla de la verdad de la función G2
2) La expresión algebraica simplificada, obtenida mediante mapa de Karnaugh.
3) El circuito lógico más reducido posible.

Solución:
a.- Llenado de tabla de verdad del problema
o Motor A es de 5KW
o Motor B es de 10KW
o Motor C es de 15W
Sistema digital
𝐺 2=𝐶𝐵+𝐶𝐴=𝐶 ( 𝐵+ 𝐴)

P-3:
Dado el siguiente circuito reducir a su mínima expresión
Solución: Usando minterm
𝐹 = 𝐴𝐶
La entrada B es irrelevante

P-4: Un zumbador debe accionarse para dar una señal de alarma cuando 4 interruptores A, B, C y D
cumplen las siguientes condiciones:

A y B accionados, C y D en reposo
A y D accionados, B y C en reposo
C accionado y A, B y D en reposo
A, B y C accionados y D en reposo

Se pide:
Tabla de verdad
Mapa de Karnaugh
Expresión lógica mínima y diagrama lógico

P-5: Se tiene un tanque de agua cuyo llenado se controla con un circuito digital combinacional a través
de dos sensores de nivel y para su respectiva limpieza se tiene una llave con pulsador para desaguar y
limpiar el tanque. Cuando el tanque está vacío, el relé dispara (“1”) al motor de la bomba para llene el
tanque con agua. Si se activa el sensor de nivel alto, el relé se desactiva (“0”) y el motor de la bomba se
apaga, con el tiempo el agua se va consumiendo hasta que el sensor de bajo nivel se activa, disparando
el relé (“1”), el motor de la bomba se enciende y comienza el llenado nuevamente. Si el circuito detecta
que la llave para desaguar está activa, lo que indiquen los sensores de nivel quedan desactivados hasta
que no exista agua en el tanque.
Implementar el circuito digital combinacional para controlar el llenado del agua en el tanque

142
KARNAUGH: 4 VARIABLES F(A,B,C,D)
A
0 4 12 8
1 5 13 9
D
3 7 15 11
C
2 6 14 10


Ocho celdas adyacentes producen una sola
variable.
Cuatro celdas adyacentes producen un término de

2 variables.
Dos celdas adyacentes producen un término de 3

variables.
Las celdas individuales representan términos de 4

variables.

F = 4 (0,2,3,6,7,8,9,10,11,14,15)
Ceros:
F = (C’).(A’+B).(B+D)
Unos:
F = B.C’ + A’.C’.D

F = 4 (0,3,4,8,9,12)
Ceros:
F = (C+D).(A’+B+C).
(A+B+C’+D’)
Unos:
F = A.C + B.D +
C.D’ + A’.C’.D
F = 4 (1,3,8,9,10,11,12,14,15)
Unos:
F = A.C + B’.D + A.D’
Ceros:
F = (A+B’).(A+D).
(B’+C+D’)
1.- Representar en mapa de Karnaugh la siguiente expresión que contiene maxterms:
E(A,B,C,D) = (A + B’) ∙ (A + B + C’) ∙ (A’ + B + C + D) ∙ (B’ + C’ + D’)
Solución
E(A,B,C,D) = (A + B’) ∙ (A + B + C’) ∙ (A’ + B + C + D) ∙ (B’ + C’ + D’)
= (0 +1) (0 + 0 + 1) (1 + 0 + 0 + 0) . ( 1 + 1 + 1)

2.- Implementar y reducir la siguiente función, hacer su tabla de verdad y graficar la solución.
F(ABC)= Ʃm(0,4,5)
Solución
Tabla de verdad Mapa de Karnaugh Circuito lógico digital
m0
m4 Se agrupa por minterm
m5

3.- Reducir el circuito combinacional usando minterm.
𝐹 =𝐵+ AC

4.- F(A,B,C,D) = 4 (0,2,3,6,7,8,9,10,11,14,15) está representada con maxterm
(PRODUCTO DE SUMAS)
o Agrupando ceros como si fuera

minterm
o F’= C + B’D’ + AB’
o Si se complementan ambos
miembros
o F’’= (C+B’.D’+A.B’)’
o F= C’.(B+D).(A’+B)

Tarea 3-1
4.- Se necesita construir un sistema digital que acepte números del 1 al 10 codificados en
binario puro y que genere una salida igual a 1 cuando la entrada sea múltiplo de 2 o igual a 9.
Para ello:
a) Obtener la tabla de verdad del sistema.

b) Expresa la función de salida en Primera Forma Canónica.
c) Simplifica al máximo la función
d) utilizando el método de Karnaugh.
e) Implementa la función de salida utilizando el mínimo número de puertas lógicas.

152
5.- Un sistema de aire acondicionado se puede poner en marcha mediante un interruptor (A)
manual.
o Se encenderá de forma automática, aunque el interruptor está apagado, cuando un
termostato (B) detecte que la temperatura exterior pasa de 30 ºC.
o Existe también un detector (C) que desconecta el sistema, incluso estando el interruptor
encendido, cuando la ventana está abierta.
Planteamiento: Necesitamos determinar en primer lugar los bloques de entrada y salida:
Entradas:
o A: Interruptor manual (condiciones: 0 = apagado, 1 = encendido)
o B: Termostato. (condiciones: 0 si T < 30ºC, 1 si T > 30ºC)
o C: Detector. (condiciones: 0 = ventanas cerradas, 1 = ventanas
abiertas)
Salida:
o S: Será la puesta en marcha o el apagado del sistema de aire acondicionado
o Montaje de circuitos integrados

o https://www.youtube.com/watch?v=pC2Hh9OAkI0

153
Complemento a
uno
Complemento a dos
• Complemento a uno, sumando una unidad.
• Se utiliza para representar números negativos.
Formatos de números binarios con signo
La Unidad Aritmético Lógica, en la CPU del procesador, es capaz de realizar operaciones aritméticas, con
datos numéricos expresados en el sistema binario. Naturalmente, esas operaciones incluyen la adición, la
sustracción, el producto y la división. Las operaciones se hacen del mismo modo que en el sistema decimal,
pero debido a la sencillez del sistema de numeración, pueden hacerse algunas simplificaciones que facilitan
mucho la realización de las operaciones .
Suma binaria
Otro circuito lógico combinatorio común y muy útil que puede ser construido utilizando sólo unas
pocas puertas lógicas básicas que le permiten poner juntos dos o más números binarios es el
sumador binario.
Medio sumador (Half Adder-HA) Sumador completo (Full Adder-FA)

Suma binaria
suma
Acarreo
Utilizando la aritmética binaria y habiendo convertido previamente a binario los operandos,

realizar las siguientes operaciones a través de los siguientes números decimales:
(695)+ (272)
(53) + (69)
Resta binaria
Medio restador (Half subtractor) Subtractor completo (Full subtractor)

Resta binaria
La resta 0 - 1 se resuelve, igual que en el sistema decimal, tomando una unidad prestada de la posición
siguiente: 10 - 1, es decir, 210 – 110 = 1.
Esa unidad prestada debe devolverse, sumándola, a la posición siguiente. Veamos algunos ejemplos:
111 – 101 = 010 710 – 510 = 210
10001 – 01010 = 00111 1710 – 1010 = 710
11011001 – 10101011 = 00101110 21710 – 17110 = 4610
111101001 – 101101101 = 001111100 48910 – 36510 = 12410

Resta binaria
La resta binaria de dos números puede obtenerse sumando al minuendo el complemento a

dos del sustraendo. Veamos algunos ejemplos:
Ejemplo 1:
Hagamos la siguiente resta, 91 – 46 = 45, en binario:
1011011 – 0101110 = 0101101
Tiene alguna dificultad, cuando se acumulan los arrastres a la resta siguiente. Pero esta misma resta
puede hacerse como una suma, utilizando el complemento a dos del sustraendo:
1011011 + 1010010 = 0101101
En el resultado de la suma nos sobra un bit, que se desborda por la izquierda. Pero, como el número
resultante no puede ser más largo que el minuendo, el bit sobrante se desprecia .
Resta binaria
Ejemplo 2:
Hagamos esta otra resta, 219 – 23 = 196, utilizando el complemento a dos:
21910 = 110110112
2310 = 000101112
C223 = 11101001
El resultado de la resta será: 11011011 + 11101001 = 111000100
Y, despreciando el bit que se desborda por la izquierda, llegamos al resultado correcto:
110001002 = 19610
Ejercicios propuestos
Haz las siguientes restas binarias utilizando la técnica del complemento a dos. Al terminar, comprueba los
resultados haciendo la resta en el sistema decimal:
11010001101 – 1000111101
10110011101 - 1110101
ESTRUCTURA DEL TEMA
método de Karnaugh

INTRODUCCIÓN: CIRCUITO COMBINACIONAL
 Está formado por funciones lógicas elementales

(AND, OR, NAND, NOR, etc.).
 Tiene un determinado número de entradas y salidas,

cuyos valores dependen exclusivamente de los
estados adoptados por las entradas.

INTRODUCCIÓN: CIRCUITO COMBINACIONAL
 Para n variables de entrada, hay 2n posibles combinaciones de
valores de entrada binaria, y una única salida para cada
combinación de entrada.
“n” “m = 2n”
Variables Circuito Variables
de Lógico de
Combinacional
Entrada Salida
Figura: Diagrama de un circuito combinacional.

DECODIFICADORES
 Detecta un código en la entrada e indica la presencia de este
código mediante un cierto nivel en una de las salidas.
Decoder
“n”
nxm “m”
entradas
salidas
Enable
 Tiene una entrada Enable (habilita). Si es cero (0), el chip está

habilitado y si es uno (1), está inhabilitado.

DECODIFICADOR 2X4 (SALIDAS ACTIVAS ALTAS)
Para cada posible condición de entrada, una y sólo una señal de
salida, tendrá el valor de 1 lógico.
Una salida solo es 1, en una combinación de S1 y S0 :

DECODIFICADOR 2X4 (SALIDAS ACTIVAS ALTAS)

DECODIFICADOR 2X4 (SALIDAS ACTIVAS BAJAS)

DECODIFICADOR 2X4 COMERCIAL: 74LS139

DECODIFICADOR 3X8
El circuito se habilitará como decodificador si: E1=1, E2=0 y E3=0
Salidas activas “altas”

DECODIFICADOR 3X8 74LS138 (COMERCIAL)
Si: E’ 1 + E2 + E3 = 1 entonces salidas = 1
Si: E1 = 1 y E2 =0 y E3 = 0, resultado en la siguiente tabla
Salidas activas “Bajas”

DECODIFICADOR 4X16: 74LS154

DECODIFICADORES
 También existe decodificadores donde las salidas m  2n . En
este caso las condiciones no usadas son irrelevantes.
 Se usan en aplicaciones especificas, ejemplo, para activar
displays.

CODIFICADORES
Un codificador realiza la función inversa de un
decodificador.
El codificador asigna un código único de salida a

cada señal de entrada.
El número de entradas es mayor que el de salidas.
Un codificador es una red lógica con 2n entradas y n

salidas.

CODIFICADORES
Un codificador es un circuito combinacional cuya misión es
presentar en la salida el código binario correspondiente a la
entrada activada.

CODIFICADOR: 4X2
Al activarse una de las entradas ( D0 a D3) , esta se representa
con S0 y S1.

CODIFICADOR: 4X2

CODIFICADOR: 8X3

CODIFICADORES DE PRIORIDAD
Asignan un orden (prioridad) a las entradas.
En el caso en que más de una entrada este activa (1) ,

el código de salida corresponde a la entrada con más
alta prioridad (generalmente la de mayor peso) .

CODIFICADOR DE 8 A 3

CODIFICADOR DE PRIORIDAD COMERCIAL

CODIFICADOR DE PRIORIDAD 74LS148

MULTIPLEXOR O SELECTOR DE DATOS
Selector de Datos :
Permite seleccionar información digital procedente de

diversas fuentes a una única línea de salida, por medio
de líneas de selección.

MULTIPLEXOR: MUX
Multiplexor:
También llamado selector de datos. Dispositivo
digital que mediante sus líneas de selección permite
seleccionar una entrada y encaminarla a la única
salida

MULTIPLEXOR 2X1
Selecciona una línea de datos de entrada (A o B) dependiendo
del valor del bit de selección S.

MULTIPLEXOR 2X1 (COMERCIAL)
Multiplexor: Cuádruplo multiplexor 2x1 74LS157

MULTIPLEXOR 4X1

MULTIPLEXOR 4X1: CIRCUITO INTERNO

MULTIPLEXOR 4X1 (COMERCIAL)

DEMULTIPLEXORES
Dispositivo digital que permite encaminar la única entrada por un
de las salidas previamente seleccionada.

DEMULTIPLEXORES
Entrada Salida de
de datos datos en
Demultiplexor
en serie paralelo
Disponible = 0
Inhabilitado = 1
Figura . Demultiplexor de 1x8.

DEMULTIPLEXORES

DEMULTIPLEXORES
Figura : Demultiplexor de 8x1.

DEMULTIPLEXORES

DEMULTIPLEXORES
El dato D puede tomar solo una salida Y, según la selección de S0
y S1.
Los DEMUX son distribuidores de datos.
Demux 1 a 4.

Ejercicios
1.- Se desea diseñar un sistema digital usando un decodificador y tres sensores (A, B, C) de entrada para controlar el
estado de tres luces o indicadores (X, Y, Z), de modo que se cumplan las siguientes condiciones.
Condiciones Acciones
a) Cuando se active únicamente el sensor A, no habrá indicación alguna.
b) Cuando se active únicamente el sensor B, actuara el indicador Z.
c) Cuando se active únicamente el sensor C, actuaran los indicadores X e Y.
d) Cuando se activen únicamente A y B, actuara X.
e) Cuando se activen únicamente B y C, actuaran X y Z.
f) Cuando se activen únicamente A y C, actuara Y.
g) Cuando se activen simultáneamente A, B y C, los tres actuadores estarán a 0.
h) En caso de inactividad de los sensores, la indicación será nula.

Ejercicios
Solución
1) Para el diseño se usará un decodificador 3x8 tal como se muestra en la figura 1. Para ello se establece que:
o De las 3 entradas: La entrada C es el bit de mayor peso o MSB
o De las 3 entradas: La entrada A es el bit de menor peso o LSB
o Se dispone de 8 salidas y una única salida para combinación de entada
o Cada salida activa tiene el valor de “1” lógico
Figura 1 Asumir que los pines de control

Están habilitados

Ejercicios
2) plantear la tabla de verdad con las condiciones de los enunciados:
Condiciones Acciones
a) Cuando se active únicamente el sensor A, no habrá indicación alguna.
b) Cuando se active únicamente el sensor B, actuará el indicador Z.
c) Cuando se active únicamente el sensor C, actuarán los indicadores X e Y.
d) Cuando se activen únicamente A y B, actuará indicador X.
e) Cuando se activen únicamente B y C, actuarán indicadores X y Z.
f) Cuando se activen únicamente A y C, actuará indicador Y.
g) Cuando se activen simultáneamente A, B y C, los tres actuadores estarán a 0.
h) En caso de inactividad de los sensores, la indicación será nula.

Ejercicios
3.- Implementando la salida x
o Se toma en cuenta los “1s” en X como salida para habilitar las siguientes entradas.
o Considerar las salidas del decodificador S3, S4 y S6 como las entradas para la tabla con salida X.
o Se considera al S3 como LSB y S6 como MSB
Tabla de Karnaugh
X = s6’s4s3’ + s6’s4’s3 + s6s4’s3’

X = s6 ( s4s3’ + s4’ s3) + s6s4’s3’
(Or-Exclusivo)

Ejercicios
4.- Implementando la salida y
o Se toma en cuenta los “1s” en Y como salida para habilitar las siguientes entradas.
o Considerar las salidas del decodificador S4 y S5 como las entradas para la tabla con salida Y.
Tabla de Karnaugh
(Or-Exclusivo)
Y = s5’s4 + s5s4’

Ejercicios
5.- Implementando la salida z
o Se toma en cuenta los “1s” en Z como salida para habilitar las siguientes entradas.
o Considerar las salidas del decodificador S2 y S6 como las entradas para la tabla con salida Y.
(Or-Exclusivo)
Z = s6’s2’ + s6’s2’

Ejercicios
X = s6 ( s4s3’ + s4’ s3) + s6s4’s3’

Y = s5’s4 + s5s4’
Z = s6’s2’ + s6’s2’

ESTRUCTURA DEL TEMA
método de Karnaugh

MICROPROCESADOR
Es un circuito electrónico integrado, que actúa como unidad
central de proceso de un PC, proporcionando el control de las
operaciones de calculo.

PARTES DE UN MIPROCESADOR
 Unidad Aritmético-Lógico (ALU):

Realiza operaciones aritméticas como suma, resta y lógicas
como NOT, AND, etc.
 Unidad de Registro:
Almacenan temporalmente los datos cuando se ejecuta un
programa.
 Unidad de Control:
Genera las señales de temporización y control para la CPU y
los elementos de E/S.

FUNCIONES DE LA UNIDAD DE CONTROL
 Decodificar las instrucciones.
 Generar la secuencia de microinstrucciones y

microórdenes asociadas a cada instrucción.
 Microinstrucción: Son cada una de las fases de la

ejecución de una instrucción.
 Microórdenes: Son cada una de las tareas en que se
descompone una microinstrucción.
 Gestionar la aceptación, por parte del µP, de los comandos

del bus de control.

BUSES DE UN µPROCESADOR
 ¿Qué es un Bus?
Son canales o hilos físicos por donde fluye la información digital (0, 1) en forma
de señales eléctricas.
1) Bus de datos:
Bus bidireccional, sirve para enviar o recibir datos desde la memoria o
dispositivo de E/S.
Su tamaño determina la arquitectura del microprocesador.
2) Bus de dirección:
Bus unidireccional.
Sólo el µP puede seleccionar alguna posición de memoria o dispositivo de E/S.
Su número de bits determina la capacidad de direccionamiento. Por ejemplo, Si
“n” es el número de bits:
 n = 10; ® 2n = 210 = 1024 = 1KB
 n = 20; ® 2n = 220 = 1048576 = 1MB
 n = 30; ® 2n = 230 = 1048576 = 1GB
3) Bus de control:
Es utilizado para sincronizar las actividades y las transacciones con los
periféricos del sistema
PILA
 Una pila es un conjunto de elementos, en el que solo uno de ellos
es accesible en un instante dado. El punto de acceso se denomina
cabecera de la pila. El numero de elementos en la pila es variable.
 Solo se pueden añadir o eliminar elementos en la cabecera de la
pila.(LIFO: Lista ultimo en entrar, primero en salir)
Cabecera
I
Cabecera
Cabecera
J J J
Cabecera
K K K JxK
L L L L
M M M M
• • • •
• • • •
• • • •
Base
Base
Base
Base
• • • •
Inicio Después de Después de Tras la operación de

PUSH POP multiplicación

PILA
Organizaciones de pila
Registros Memoria Registros Memoria
de la CPU Principal de la CPU Principal
Elemento de la
cabecera de la Pila
Segundo
elemento
de Pila
Limite Limite
de Pila de Pila
Puntero Puntero
de Pila Libre Bloque de Pila Libre Bloque
reservado reservado
Base de para la Base de para la
Pila pila Pila pila
En uso En uso
Dos elementos de la
Toda la pila en
cabecera en registros
memoria

PILA
Ejemplo de pila
b c c
a a a-b a-b a-b
d dxe
c c dxe+c
a-b a-b a-b
Computadores y Sistemas Operativos 211

PILA
Direccionamiento de pila
 PUSH y POP realizan las operaciones de apilado y desapilado en la pila
del procesador respectivamente, admiten todos los tipos de
direccionamiento (excepto inmediato). Los operandos deben ser siempre
de 16 bits
Ejemplo:
PUSH AX ;se guarda en la pila AX

PUSH BX ;se guarda en la pila BX
PUSH CX ;se guarda en la pila CX
POP CX ;se recupera de la pila CX

POP BX ;se recupera de la pila BX
POP AX ;se recupera de la pila AX

Unidad 1 Introducción-2022

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Unidad 1 Introducción-2022

Cargado por

Copyright:

Formatos disponibles

Arquitectura del computador y

Arquitectura del computador y Sistemas Operativos 2

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Por que se tienen que

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Funciones del computador:

Computadores y sistemas Operativos 13

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y Sistemas Operativos

Computadores y sistemas Operativos

Primera 1946-1957 Válvula de vacio 0,04 MIPS Modelo Von Neuman

Segunda 1958-1963 Transistor 0,2 MIPS Memoria virtual

Computadores y sistemas Operativos

"PU" (processing unit)

SISD (Single Instruction, Single Data)

MISD (Multiple Instruction, Single Data)

Computadores y sistemas Operativos

SIMD (Single Instruction, Multiple Data)

MIMD (Multiple Instruction, Multiple Data)

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Importante: En estos años la evolución seguía la Ley de Moore

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Computadores y sistemas Operativos

 MBR: Registro Temporal de

 MAR: Registro de dirección MBR

 IR: Registro de Instrucción Instrucciones Instrucciones

 AC: Acumulador Circuitos de

 MQ: Multiplicador cociente Direcciones Ejecutar

Computadores y sistemas Operativos

Registro: Entrada Serial - Salida serial

Computadores y sistemas Operativos

Computadores y sistemas Operativos

o Recibe una dirección y una orden de lectura /

Una palabra puede contener también dos instrucciones de veinte

Codop Dirección Codop Dirección

Computadores y sistemas Operativos

Almacenado en forma binaria

La instrucción LDA 1000

Todo se ejecuta y almacena en forma binaria¡¡

Computadores y sistemas Operativos

Computadores y sistemas Operativos

Hoy en día, la tecnología digital está presente en todo tipo de

Los objetivos de este tema son:

 Diferenciar entre magnitudes analógicas y digitales

Computadores y sistemas Operativos

Figura . Gráfica Temperatura vs. Tiempo .

Computadores y sistemas Operativos

 La señal digital correspondiente sería la siguiente:

Computadores y sistemas Operativos