Electronic A Digital Dip1

MODULO II
ELECTRONICA DIGITAL
DIPLOMADO EN
AUTOMATIZACION Y
MEJORAMIENTO DE EQUIPOS
2006-2008 @ NAYIBE CHIO CHO

1
OBJETIVOS
• Conocer los fundamentos de la electrónica digital, sus
aplicaciones y alcances en la automatización industrial
• Introducir los conceptos fundamentales de Electrónica Digital.
• Aprender a solucionar casos prácticos mediante la utilización

de circuitos lógicos combinacionales.
• Tener una base para entender los modernos sistemas aplicados

a la industria.

2
TEMAS
• Introducción
• Sistemas de Numeración
• Compuertas lógicas
• Circuitos combinacionales
• Codificadores - Decodificadores
• Multiplexores – Demultiplexores
• Flip – flops
• Circuitos secuenciales
• Contadores
• Memorias
• Manipulación y tranferencia de datos

3
INTRODUCCION
• Representación Numérica:
– Análoga : continuo
– Digital : discreto
• Sistema digital
– Redes lógicas : comportamiento de los números
binarios. Se emplean grupos de variables para
representar un conjunto de datos.
4
– Circuitos eléctricos : construcción fisica del
sistema digital usando componentes
electrónicos.
– Descripción : hace referencia a la descripción

del comportamiento de un sistema digital a
través de un lenguaje de descripción de
hardware (HDL)

5
Sistema Digital Procesa Información Binario
Binario 0 1
apagado encencido
2 estados interruptor abierto interruptor cerrado
falso verdadero
bajo alto

6
SISTEMAS DE NUMERACION
• Sistemas de numeración :
– Decimal : base 10
– Binario : base 2
– Hexadecimal : base 16
– Octal : base 8
Presenta pesos específicos por cada posición del dígito o

bit

7
DECIMAL (B-10) BINARIO(B-2) HEXADECIMAL (B-16) OCTAL (B –8)
00 0000 0 00
01 0001 1 01
02 0010 2 02
03 0011 3 03
04 0100 4 04
05 0101 5 05
06 0110 6 06
07 0111 7 07
08 1000 8 10
09 1001 9 11
10 1010 A 12
11 1011 B 13
12 1100 C 14
13 1101 D 15
14 1110 E 16
15 1111 F 17
8
• Grupo de bits = palabra
• Bit = 1 digito binario
• Nibble = 4 dígitos binarios
• Byte = 8 dígitos binarios

9
• Abreviaturas para potencias de 2
Tamaño Número Abreviatura
palabra
8 bits 2^8 = 256
10 bits 2^10 = 1024 1 Kb
16 bits 2^16 = 65 536 65 Kb
20 bits 2^20 = 1 048 576 1 Mb
28 bits 2^28 = 268 435 456 256 Mb
30 bits 2^30 = 1 073 741 820 1 Gb

10
• Números en coma flotante
– Representan números enteros grandes, números
pequeños y números con parte fraccionaria y entera
Signo(S) Exponente (E) Mantisa (M)

– Signo : negativo o positivo
– Exponente : representa el número de lugares que se va
a desplazar el punto decimal o punto binario
– Mantisa : representa la magnitud del número, está a la
izquierda de los X bits, la mantisa consta de X+1, bit
más a la izquierda es siempre 1

11
• Ejemplo :
Número decimal 251.706.900
Mantisa es 2517069
Exponente es 9
Este número en coma flotante se expresa :

0,2517069 x 109

12
• Estándar 754 de 1985 de la IEEE
PRECISION PRECISION
SENCILLA DOBLE
Total de bits 32 64
Bits Mantisa 23 52
Bits exponente 8 11
Sesgo del exponente 127 1023

13
• Convertir el número decimal 3.132 x 103 = 3132
El número binario es 110000111100
El bit más significativo no ocupa una posición, siempre es
1
La mantisa es el número fraccionario de 23 bits

10000111100000000000000
El exponente desplazado es 11+127 = 138 = 10001010
El número de coma flotante completo es :
0 10001010 10000111100000000000000

14
• Determine el número decimal del siguiente dato :
0 10001010 10000111100000000000000
Fórmula : Número = (-1) s (1 + F) (2 E-127)

E = 100001010 = 138
El bit de signo es cero
Número = (-1)0 (1.100001111) ( 2138-127)

= 110000111100 = 3132

15
Decimal Magnitud con signo Complemento a 1 Complemento a dos
+0 0 000 0 000 0 000
+1 0 001 0 001 0 001
+2 0 010 0 010 0 010
+3 0 011 0 011 0 011
+4 0 100 0 100 0 100
+5 0 101 0 101 0 101
+6 0 110 0 110 0 110
+7 0 111 0 111 0 111
-0 1 000 1 111 -
-1 1 001 1 110 1 111
-2 1 010 1 101 1 110
-3 1 011 1 100 1 101
-4 1 100 1 011 1 100
-5 1 101 1 010 1 011
-6 1 110 1 001 1 010
-7 1 111 1 000 1 001
16
• Códigos
Representan números, letras o palabras por medio
de simbolos = codificados
– BCD (decimal codificado en binario): cada

digito decimal se representa por un equivalente
binario
10 grupos de código
6 códigos no válidos
17
– GRAY : entre dos números sucesivos de una secuencia
solamente cambia un bit. Código sin pesos
Dec B2 B1 B0 G2 G1 G0
0 0 0 0 0 0 0
1 0 0 1 0 0 1
2 0 1 0 0 1 1
3 0 1 1 0 1 0
4 1 0 0 1 1 0
5 1 0 1 1 1 1
6 1 1 0 1 0 1
7 1 1 1 1 0 0
18
– Conversión de binario a gray
1+0+1
1 1 1
– Conversión de gray a binario

1+0+1
1 1 0
19
– EXCESO 3 : código autocomplementador
– Código Alfanumérico
• Representan números, letras y símbolos
• 10 números y 26 letras
– ASCII (Código estándar americano para intercambio de

información): 7 bits con 94 caracteres gráficos (26 letras
mayúsculas y minúsculas, 10 números y 32 caracteres
especiales) y 34 caracteres que se utilizan para funciones de
control (creadores de formato, separadores de información y
caracters que controlan la comunicación)
20
• Código ASCII extendido
– 128 caracteres adicionales adoptados por IBM
– 8 bits
– Caracteres alfabéticos no ingleses
– Símbolos de moneda no inglesa
– Letras griegas
– Símbolos matemáticos
– Caracteres para gráficos
– Caracteres para gráficos de barras
– Caracteres sombreados
21
22
COMPUERTAS LOGICAS
• OR • En un proceso químico se
tienen dos entradas una de
temperatura y otra de
A
X = A+B
B
presión, en el momento en
que alguno de los dos
A B X = A+B alcance un cierto límite
0 0 0 debe activar una alarma
0 1 1
1 0 1
1 1 1

23
• AND • NOT
B X = AB A X=A
A B X=AB A X=A
0 0 0 0 1
0 1 0 1 0
1 0 0
1 1 1

24
• NOR • NAND
A A
X=A+B
B B X=AB
A
A X=A+B B X=AB
B
A B X=A+B A B X=AB
0 0 1 0 0 1
0 1 0 0 1 1
1 0 0 1 0 1
1 1 0 1 1 0

25
SIMBOLOS LOGICOS
ESTANDAR IEEE/ANSI
• 1984 – Norma IEEE/ANSI 91-1984
1 1 1
& &

26
• OR exclusivo • NOR exclusivo
A
A X = AB +AB
B
X = AB +AB B
X = AB X = AB
A B X A B X
=1 =1
0 0 0 0 0 1
0 1 1 0 1 0
1 0 1 1 0 0
1 1 0 1 1 1

27
CIRCUITOS LOGICOS
COMBINACIONALES
• Los circuitos constituidos por compuertas
lógicas son llamados circuitos logicos
combinacionales, para su análisis y
descripción se utilizan:
– Teoremas Booleanos
– Teoremas de DeMorgan
– Compuertas lógicas

28
• ALGEBRA DE BOOLE

– 1854 George Boole “An invesigation of the laws of
thought on which to found the mathematical theories of
logic and probabiblities”

– Operaciones del algebra de Boole
– Leyes Booleanas
- Ley conmutativa
- Ley asociativa
- Ley distributiva
– Funciones Lógicas

29
• Operaciones del algebra de Boole
– Negación o complemento A X=A
– Adición 0 1
A B X = A+B
1 0
– Producto 0 0 0
0 1 1
1 0 1
A B X=AB
1 1 1
0 0 0
0 1 0
1 0 0
1 1 1
30
• Leyes Booleanas
– Ley conmutativa
1. X+Y=Y+X
2. X.Y=Y.X
– Ley asociativa
1. X+(Y+Z)=(X+Y)+Z=X+Y+Z
2. X . ( Y . Z ) = ( X . Y ) . Z + (X . Y . X )
– Ley distributiva
1. X.(Y+Z)=(X.Y)+(X.Z)
2. ( W + X ) . ( Y + Z ) = W.Y + X.Y + W.Z + XZ
31
• Reglas del algebra de Boole
Se utilizan para simplificar las expresiones booleanas
1. X.0=0
2. X.1=X
3. X.X=X
4. X . X' = 0
5. X+0=X
6. X+1=1
7. X+X=X
8. X + X’ = 1
9. X’’ = X
10. X + X.Y = X
11. X + X’.Y = X + Y
12. (X+Y)(X+Z) = X+YZ
32
• Teoremas de Morgan
Verifican matemáticamente la equivalencia de las compuertas
NAND y negativa-OR
NOR y negativa-AND
1. (X + Y)’ = X’ . Y’
2. (X . Y)’ = X’ + Y’
33
• Funciones Lógicas
– Es un conjunto de variables relacionadas entre

sí debido a las tres operaciones, se representa
como :
f = f (A,B,C,...)
34
• Simplificación de circuitos lógicos
– Expresión Lógica puede estar en forma de :
• Suma de productos (SOP)
ABC + ABC
• Producto de sumas (POS)
(A+C)(B+C+D)
1. Obtener la expresión lógica por medio de SOP o

POS
2. Simplificar por medio del teorema de boole y el
teorema de DeMorgan o por Mapa de karnaugh

35
• Diseño de circuitos lógicos combinacionales
1. Tabla de Verdad
2. Expresión Lógica a partir de la tabla
de verdad
3. Simplificación
4. Implementar compuerta lógicas

36
• Ejemplo
Se tiene un convertidor analógico digital
monitoreando el voltaje de una batería de 12
voltios, la salida del convertidor es un número
binario de cuatro digitos que corresponde al
voltaje de la bateria con pasos de 1 voltio. Las
salidas del convertidor alimentan un circuito
lógico que produce una salida ALTA cuando el
voltaje de la bateria es mayor a 6 voltios.
Diseñe el circuito lógico

37
• Expresión lógica simplificada :
X = BCD + A, con A como el MSB
• Ejemplo
Se tiene una alarma en un automóvil que funciona
cuando :
- Las luces están encendidas y el vehículo
apagado
- La puerta esta abierta y el vehículo
encendido

38
• Ejemplo
– Una planta de purificación de agua usa un tanque para
la esterilización química y un segundo tanque para
sedimentar y airear el agua. Cada tanque está equipado
con dos sensores que miden la altura y la tasa de flujo
del agua en cada tanque. Cuando la altura o la tasa de
flujo del agua en cada tanque es muy alta , los sensores
producen una salida lógica alta. Diseñe un circuito
lógico que active una alarma cada vez que la altura del
agua en ambos tanques sea muy alta y la tasa de flujo
en cualquiera de ellos sea también muy alta o cuando
ambas tasas de flujo son muy altas y la altura del agua
en algún tanque es muy alta

39
• Ejemplo
– Para operar una prensa de estampado, el operador debe
presionar dos botones b1 y b2 separados un metro y lejos de la
prensa . Cuando se presionan los dos botones, las variables
lógicas b1 y b2 son iguales a 1. Entonces,es posible definir
una nueva variable A = b1 . b2 .Adicionalmente al
requerimiento de seguridad, se diseñó para trabajar en una de
dos piezas Parte I (variable B) y Parte II (variable C) pero no
en ambas. De esta forma, los estados lógicos aceptables para
operar la prensa son “la parte I está en la prensa, pero no la
parte II”, y “la parte II está en la prensa, pero no la parte I”.
Finalmente para que esté en condiciones de operar, debe estar
“lista” (variable D). Diseñar un circuito que verifique las
condiciones que corresponden a la operación deseada de la
prensa (1 = prensado, 0 = no prensar)

40
41
COMPARADORES
• Utiliza compuertas OR exclusiva , admite
dos bits e indica en su salida si los dos bits
son iguales o diferentes.
A0
B0
1 = SALIDA IGUAL
A1
B1

42
DECODIFICADORES
• Sólo una salida se activa por cada código de
entrada, puede ser activado por un alto y el
resto permanecen en bajo o se activan en
bajo y el resto permanecen en alto
X0
A0
A1 DECODIFICADOR X1
X2
A2
X3
A3
XM-1
AN-1
HABILITADOR

43
A2 A1 A0 O7 O6 O5 O4 O3 O2 O1 O0
0 0 0 0 0 0 0 0 0 0 1
E1 E2 E3 0 0 1 0 0 0 0 0 0 1 0
0 1 0 0 0 0 0 0 1 0 0
A2 A1 A0
0 1 1 0 0 0 0 1 0 0 0
1 0 0 0 0 0 1 0 0 0 0
1 0 1 0 0 1 0 0 0 0 0
1 1 0 0 1 0 0 0 0 0 0
1 de 8 1 1 1 1 0 0 0 0 0 0 0
74ALS138
E1 E2 E3 SALIDA
0 0 1 Habilitado
1 X X Deshabilitado (Altos)
O7 O6 O5 O4 O3 O2 O1 O0
X 1 X Deshabilitado (Altos)
X X 0 Deshabilitado (Altos)
Internarmente esta formado
Por compuertas AND, NAND y NOT

44
MEMORIA
SALIDAS
ENTRADAS DIRECCION DATO

DECODIFICADOR
6 A 64

45
CODIFICADORES
• Número de líneas a la entrada, al activarse
una, produce un código de salida de N bits
A0 X0
A1 X1
A2
CODIFICADOR X2
XN-1
AM-1

46
A0 A1 A2 A3 A4 A5 A6 A7
A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0
X 1 1 1 1 1 1 1 0 0 0
X 0 1 1 1 1 1 1 0 0 1
X 1 0 1 1 1 1 1 0 1 0
CODIFICADOR X 1 1 0 1 1 1 1 0 1 1
8 líneas a 3 líneas X 1 1 1 0 1 1 1 1 0 0
X 1 1 1 1 0 1 1 1 0 1
X 1 1 1 1 1 0 1 1 1 0
O2 O1 O0 X 1 1 1 1 1 1 0 1 1 1
Internamente formado por compuertas

NOT Y OR

47
48
MULTIPLEXORES
• Selecciona una de varias señales de entrada
y la envía a la salida
I0
I1
MULTIPLEXOR SALIDA
IN-1
SELECTOR DE DATOS

49
I0 I1 I2 I3 I4 I5 I6 I7 E
E S2 S1 S0 Z Z
S0
1 X X X 1 0
S1
S2
MUX 74ALS151 0 0 0 0 I0 I0
0 0 0 1 I1 I1
Z Z 0 0 1 0 I2 I2
0 0 1 1 I3 I3
0 1 0 0 I4 I4
0 1 0 1 I5 I5
Internamente formado por 0 1 1 0 I6 I6
Compuertas AND, OR y NOT0 1 1 1 I7 I7

50
• Enrutamiento de datos : utilizando MUX
74ALS157 selecciona el contenido de los
contadores BCD y lo envía a los
visualizadores
CONTADOR 1 CONTADOR 1 CONTADOR 2 CONTADOR 2
DECENAS UNIDADES DECENAS UNIDADES
MUX MUX
DECODIFICADORES DECODIFICADORES
VISUALIZADOR VISUALIZADOR

51
• Conversión paralelo a serial
DATOS
MUX
RELOJ

52
• Secuencia de operaciones
• Generación de funciones lógicas

53
DEMULTIPLEXOR
• Una entrada activa una salida, la cuál se
escoge por medio de las líneas de selección
SELECTORES
• Demultiplexor de 1 a 4
DEMUX
ENTRADA
SALIDAS
HABILITADOR

54
E S1 S0 X0 X1 X2 X3
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
1 X X 1 1 1 1


55
• Comunicación Multiplexor-Demultiplexor
ENTRADAS
SALIDAS
DEMUX
MUX
SELECTORES

56
• Selección de memoria
• escribir una vez
RAM1 RAM2 RAM3 RAM4
SALIDAS
SELECTORES DEMUX
1A4
ENTRADA

57
58

Electronic A Digital Dip1

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electronic A Digital Dip1

Cargado por

Copyright:

Formatos disponibles

MODULO II

2006-2008 @ NAYIBE CHIO CHO

• Introducir los conceptos fundamentales de Electrónica Digital.

• Aprender a solucionar casos prácticos mediante la utilización

• Tener una base para entender los modernos sistemas aplicados

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

– Descripción : hace referencia a la descripción

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

Presenta pesos específicos por cada posición del dígito o

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

Signo(S) Exponente (E) Mantisa (M)

2006-2008 @ NAYIBE CHIO CHO

Este número en coma flotante se expresa :

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

La mantisa es el número fraccionario de 23 bits

El exponente desplazado es 11+127 = 138 = 10001010

El número de coma flotante completo es :

2006-2008 @ NAYIBE CHIO CHO

Fórmula : Número = (-1) s (1 + F) (2 E-127)

Número = (-1)0 (1.100001111) ( 2138-127)

2006-2008 @ NAYIBE CHIO CHO

– BCD (decimal codificado en binario): cada

– Conversión de gray a binario

– ASCII (Código estándar americano para intercambio de

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

Se utilizan para simplificar las expresiones booleanas

Verifican matemáticamente la equivalencia de las compuertas

– Es un conjunto de variables relacionadas entre

1. Obtener la expresión lógica por medio de SOP o

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

ENTRADAS DIRECCION DATO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

Internamente formado por compuertas

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

2006-2008 @ NAYIBE CHIO CHO

RAM1 RAM2 RAM3 RAM4

2006-2008 @ NAYIBE CHIO CHO