Unidad IV: Circuitos de

Fuciones Especiales.
Clase 3.

Prof. Mabel Pardo

mpardo@unexpo.edu.ve
 Índice
• Lazo Amarrado por fase (PLL):
• Diagrama de bloques.
• Pricipio de Funcionamiento.
• Circuito Integrado NE565
• Parámetros.

Prof. Mabel Pardo 2

Introducción:
• El lazo amarrado por fase (PLL – Phase-Locked Loops) es
uno de los bloques de construcción fundamental de los
circuitos electrónicos utilizados en aplicaciones como:

Controladores de velocidad de motores, decodificadores

de FM estéreo, filtros de rastreo, transmisores y receptores
de frecuencia sintetizada y decodificadores de FSK .

3
 Lazo Amarrado por fase (PLL) «La idea es que la
frecuencia f2 del VCO, sea
Diagrama de bloques: ajustada continuamente
hasta que se Iguale a la
frecuencia de la señal de
entrada».

Detector de fase: Compara la fase del voltaje de entrada con el de salida del
VCO, e introduce un voltaje CD o de baja frecuencia proporcional a su Kd = ganancia del detector de fase (volts/radian)
diferencia de fase. La salida del detector de fase se conoce como error de Ka = ganancia del amplificador (volt/volt)
Voltaje (VE). Ko = ganancia del VCO (kHz/volt)
Filtro Pasabajos: El filtro elimina cualquier componente de frecuencia alta y KL = KdKaKo = ganancia de lazo cerrado (kHz/volt)
produce Un voltaje suavizado.
Amplificador: Genera un voltaje acondicionado que es proporcional a la
diferencia de Fase.
Oscilador controlado por tensión: Genera una señal cuya frecuencia de salida
es proporcional al voltaje CD de control. 4
Lazo Amarrado por fase (PLL)
Principio de Funcionamiento:

Frecuencia (Hz)

5
Lazo Amarrado por fase (PLL)
Detector de fase:
El detector de fase toma dos voltajes de entrada y produce un voltaje CD proporcional a su diferencia de fase.
Se puede implementar utilizando una compuerta OR Exclusivo, o un multiplicador analógico.
La integración del voltaje de salida dará un voltaje de salida promedio, que será una función lineal de la diferencia
de fase, como se observa en la figura.

6
Circuito integrado NE565 (PLL)
• Diagrama de bloques:

7
Circuito integrado NE565 (PLL)
• Conexión típica: Consideraciones:

(C2 en farads)
8
Circuito integrado NE565 (PLL)
• Ejemplo de cálculo:

9
Circuito integrado NE565 (PLL)
• Parámetros:
Rango de enganche: Es la máxima diferencia a que puede llegar la frecuencia de entrada de sin que se
desenganche el PLL.

Rango de captura: Es el mayor apartamiento de la frecuencia de entrada para que un PLL desenganchado
se enganche.

Tiempo de enganche: Es el tiempo que demora el transitorio hasta que el PLL llega a régimen y evidentemente
depende de la dinámica y ganancia del PLL.

Máxima velocidad de barrido: El rango de enganche se halla variando lentamente la fx de manera que el PLL
siempre este en régimen permanente. Este parámetro depende de la dinámica y ganancia del PLL, indica la
máxima velocidad con que puede cambiar fx sin que ocurra un desenganche.

10
Gracias!.
Prof. Mabel Pardo

mpardo@unexpo.edu.ve