SISTEMAS DIGITALES

Álgebra Booleana
Operación OR:

x y x+y

0 0 0

0 1 1

1 0 1

1 1 1

Si una de las entradas es 1, entonces la salida es 1

Álgebra Booleana

Compuerta OR:

x
x +y
y
Álgebra Booleana
Operación AND:

x y xy

0 0 0

0 1 0

1 0 0

1 1 1

Si una de las entradas es 0, entonces la salida es 0

Álgebra Booleana

Compuerta AND:

x
xy
y
Álgebra Booleana
Operación NOT:

x x

0 1

1 0

La salida es la negación de la entrada

Álgebra Booleana

Compuerta NOT:

x x
 Álgebra Booleana
Ejercicio:

Encontrar w =xy +yz para todas las combinaciones

posibles.
 Álgebra Booleana
Ejercicio:

Encontrar w =xy +yz para todas las combinaciones

posibles.
x y z xy yz w
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 0 1
1 1 0 0 0 0
1 1 1 0 1 1
 Circuitos
combinacionales
Sistemas Digitales

010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
Un circuito combinacional es aquel cuya
010101010100101010101010101010010101010110010101
salida depende sólo de las entradas.
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
Es decir:
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
010101010100101010101010101010010101010110010101
• No depende de la salida
010101010100101010101010101010010101010110010101
• No depende del tiempo
Sistemas Digitales

Compuerta AND:

x
xy
y
x y xy
0 0 0
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD
Sistemas Digitales
Compuerta NAND:

x
xy
y
x y xy
0 0 1
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD
Sistemas Digitales
Compuerta OR:

x
x +y
y
x y x+y
0 0 0
0 1 1
1 0 1
1 1 1
TABLA DE VERDAD
Sistemas Digitales
Compuerta NOR:

x
x +y
y
x y x+y
0 0 1
0 1 0
1 0 0
1 1 0
TABLA DE VERDAD
Sistemas Digitales
Compuerta XOR (OR exclusivo):

x
xy
y
x y x y
0 0 0
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD
Sistemas Digitales
Compuerta XNOR (NOR exclusivo):

x
xy
y
x y x y
0 0 1
0 1 0
1 0 0
1 1 1
TABLA DE VERDAD
Sistemas Digitales
Ejercicio:

Encontrar w =xy +yz para todas las combinaciones

posibles.
Sistemas Digitales
Ejercicio:

Encontrar w =xy +yz para todas las combinaciones

posibles.

x
y
w
z
Sistemas Digitales

Primera Ley de Morgan:

• (x + y)= xy

x
x +y =xy
y
Sistemas Digitales
Primera Ley de Morgan:

• (x + y)= xy =xy

x
xy
y
Sistemas Digitales

Segunda Ley de Morgan:

• (xy) = x+y

x
xy = x+y
y
Sistemas Digitales

Segunda Ley de Morgan:

• (xy) = x+y =x+y

x
x+y
y
Sistemas Digitales
Ejercicio:

Diseñe el circuito combinacional que realice la función

w = x y + y z usando sólo compuertas NAND de dos
entradas.
Sistemas Digitales
Ejercicio:

Diseñe el circuito combinacional que realice la función

w = x y + y z usando sólo compuertas NAND de dos
entradas.

x
y
w
z
Sistemas Digitales
Sistemas Digitales

x
y
z
w
MAPAS DE
KARNOUGH
 MAPAS K

Maurice Karnaugh
Ingeniero de Telecomunicaciones
AT&T Bell en 1953.
Inventa el mapa-K o mapa de Karnaugh.
Minimización de de suma de productos (sum-of-
products, SOP) y de productos de sumas (product-of-
sums, POS), por inspección visual.
✔(SOP) F = A’BC’ + AB’C’ + AB’C + ABC’
✔(POS) F = (A + B + C)(A + B + C’)(A + B’ + C’)(A’ + B’ + C’)
 TABLA O MAPA DE KARNAUGH
Procedimiento gráfico para la simplificación de funciones
algebraicas de un número de variables relativamente
pequeño

En la práctica se puede utilizar para funciones de hasta

seis variables.

Tabla de verdad dispuesta de manera adecuada para

determinar por inspección la expresión mínima de suma
de productos de una función lógica.
K map para 3 variables
K map para 4 variables
 Reglas para el uso del Kmap

1.- Formar el menor numero de grupos

2.- Cada grupo lo mas grande posible
3.- Todos los unos deben ser agrupados
Un uno solo puede formar un grupo
Casillas de un grupo pueden formar parte de otro grupo

Grupo = Unos adyacentes enlazados (paralelogramos) en una

cantidad igual a una potencia entera de dos (1, 2, 4, 8,…).
Sistemas Digitales
Los Mapas de Karnaugh son una herramienta utilizada para la
simplificación de circuitos lógicos.

Cuando se tiene una función lógica con su tabla de verdad y se desea

implementar esa función de la manera más económica posible se
utiliza este método.

Ejemplo: Se tiene la siguiente tabla de verdad para tres variables.

Se desarrolla la función lógica

basada en ella.

Se incluyen solamente las variables

(A, B, C) cuando F es igual a "1".

Si la variable X es cero, se pone

Sistemas Digitales
La función lógica para la tabla de verdad dada, es:

Una vez obtenida la función lógica, se implementa el mapa de Karnaugh

En el mapa de Karnaugh se han puesto "1" en las

casillas que corresponden a los valores de F = "1"
en la tabla de verdad.
Sistemas Digitales
Tomar en cuenta la numeración de las filas de la tabla de verdad y la
numeración de las casillas en el mapa de Karnaugh.
Se crean grupos de "1"s que tengan 1, 2, 4, 8, 16, … (potencias de 2).
Los "1"s deben estar adyacentes (no en diagonal) y mientras más "1"s
tenga el grupo, mejor.
La función mejor simplificada es aquella que tiene el menor número de
grupos con el mayor número de "1"s en cada grupo

Se ve del gráfico que hay dos grupos cada uno de cuatro "1"s,
(se permite compartir casillas entre los grupos).
Sistemas Digitales
La nueva expresión de la función booleana simplificada se deduce del
mapa de Karnaugh.

•Para el primer grupo (rojo): la simplificación da B (los "1"s de la

tercera y cuarta columna) corresponden a B sin negar)

•Para el segundo grupo (azul): la simplificación da A (los "1"s están en

la fila inferior que corresponde a A sin negar)

Entonces el resultado es
Sistemas Digitales
Ejemplo: Una tabla de verdad como la de la, izquierda da la
siguiente función booleana:

Se ve claramente que la función es un reflejo del

contenido de la tabla de verdad cuando F = "1“

Con esta ecuación se crea el mapa de Karnaugh y se escogen los

grupos. Se lograron hacer 3 grupos de dos "1"s cada uno.

No es posible hacer grupos de 3, porque 3 no es

potencia de 2.
Una casilla que es compartida por los tres grupos.
Sistemas Digitales
La función simplificada es:

Grupo en azul: , grupo marrón: , grupo verde:

ejemplos del Kmap

F2(X, Y, Z) =m(1, 2, 5, 7)

0 1 0 0

1 0 1 1
 F2(X, Y, Z) =m(1, 2, 5, 7)

1 1
0 1 0 0

1 1 0 1 1

F2(X, Y, Z) = X Z
 F2(X, Y, Z) =m(1, 2, 5, 7)

0 0
0 1 0 0

1 1 0 1 1

F2(X, Y, Z) = X Z + Y’ Z
 F2(X, Y, Z) =m(1, 2, 5, 7)

01
0 0 1 0 0

1 0 1 1

F2(X, Y, Z) = X Z + Y’ Z + X’ Y Z’
F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)
F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)
 F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)

F3= A'B' D'

00

0
 F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)

F3= A'B' D' + A C'D'

 F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)

F3= A'B' D' + A C'D' +B C D'

 F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)

F3= A'B' D' + A C'D' +B C D' +A'B D

F3(A, B, C, D) =m(0,2,5,6,7,8,12,14)

F3=A'B'D' + A C'D' +A'B D + B C D‘

F3=B'C'D' +A'C D' + A'B D + A B D'
 MAPAS DE KARNAUGH

CUATRO, CINCO Y SEIS VARIABLES

 CUATRO VARIABLES

DISTRIBUCIÓN DEL MAPA

EJERCICIOS 4 VARIABLES
EJERCICIOS 4 VARIABLES
EJERCICIOS 4 VARIABLES
EJERCICIOS 4 VARIABLES
EJERCICIOS 4 VARIABLES
EJERCICIOS 4 VARIABLES
 CINCO VARIABLES
DISTRIBUCIÓN DEL MAPA
 CINCO VARIABLES
EQUIVALENTE A:
CINCO VARIABLES
CINCO VARIABLES
EJERCICIOS
EJERCICIOS
EJERCICIOS
EJERCICIOS
EJERCICIOS
EJERCICIOS
EJERCICIOS
EJERCICIOS
 EJERCICIOS CINCO VARIABLES

F(A,B,C,D,E)=ABCDE+A’B’CD+AB’DF+A’B’C’D
F(A,B,C,D,E)=C’D’+AB’C’+A’C’E’+A’BD’E
Simplificación de funciones lógicas
con el método de Karnaugh

Minimización del
producto de sumas
 PROCESO DE MINIMIZACIÓN
La minimización de productos de sumas,
contendrá el menor numero posible de términos
suma.

El numero de variables usadas en cada termino

suma, debe ser el menor posible.

Se recomienda que la expresión a minimizar, se

exprese en forma canónica.
 PROCESO DE MINIMIZACIÓN
Pasos a seguir:
Se ubica un cero en cada celda del mapa para las
cuales, la combinación de variables de cada suma,
produce un cero.
Al final de esta etapa, se obtiene un mapa con tantos
ceros como sumas tenga la expresión a minimizar.
Las celdas vacías, corresponden a aquellas para las
cuales la combinación de variables produce un
verdadero. Estos no es necesario ubicarlos en el
mapa, se puede dejar vacio.
PROCESO DE MINIMIZACIÓN

EJEMPLO
Tres Variables
PROCESO DE MINIMIZACIÓN

EJEMPLO
Cuatro Variables
 PROCESO DE MINIMIZACIÓN
Después de ubicar los ceros correspondientes a cada
suma, se procede a conformar los grupos de ceros que
se encuentren situados en celdas adyacentes.
 Todo grupo deberá contener la mayor cantidad posible de
ceros, pero:
✔ Todas las celdas de un grupo, solo contienen ceros adyacentes.
✔ La cantidad de ceros, debe ser una cantidad que sea potencia de dos
(1, 2, 4, 8,…)
Siempre se deberán tomar la menor cantidad posible de
grupos y estos a su vez, deberán contener la menor
cantidad posible de variables.
PROCESO DE MINIMIZACIÓN
 PROCESO DE MINIMIZACIÓN
Para cada grupo, se incluyen aquellas variables que no
cambian de valor al movernos dentro de las celdas que lo
conforman.
Si la variable es verdadera, esta deberá ser negada y si es
falsa, se toma esta sin modificarla.
Las variables que no cambian de valor en un grupo, son
usadas para conformar una suma, es decir que cada variable
se relaciona con las demás del grupo, por medio del operador
lógico OR.
Todos los términos suma obtenidos, se multiplican entre si,
es decir que se relacionan mediante el operador lógico AND.
PROCESO DE MINIMIZACIÓN

No genera el mínimo, ya que la

conformación de grupos no es la
adecuada
PROCESO DE MINIMIZACIÓN
Con la conformación adecuada
de los grupos, se obtiene el
valor mínimo de la función
lógica
PROCESO DE MINIMIZACIÓN
 PROCESO DE MINIMIZACIÓN
 Los ceros se pueden ubicar en el mapa, identificándolos
directamente de la tabla, o puede escribirse en forma simplificada
por medio de una expresión del tipo :
F (v1, v2, v3,...)   (c1, c2, c3, c4,..)
 Donde las vi, identifican a las variables usadas y las ci, determinan
los números de celda que contendrá los ceros.
 PROCESO DE MINIMIZACIÓN
El mapa generado, permite la obtención del mínimo de la
forma canoníca dada.
 PROCESO DE MINIMIZACIÓN
La transformación de suma de productos a productos de
sumas, se efectúa fácilmente, por medio de los mapas de
Karnaugh, ya que en el sitio donde no se ubica un uno,
deberá ser ubicado un cero.
Simplificación de funciones lógicas
con el método de Karnaugh

Funciones
Incompletamente
Especificadas
 TÉRMINOS INDIFERENTES
En algunos casos, ciertas combinaciones de las variables
de entrada no se encuentran permitidas y no ocurren
nunca, por lo que serán indiferentes en el proceso de
minimización y la generación del valor de salida.
Las celdas del mapa K. correspondientes a términos
indiferentes, pueden recibir un 0 o un 1, que se asignara
de acuerdo con las conveniencia de cada problema.
Los términos indiferentes se representan con una X y se
deben indicar explícitamente en el planteamiento del
problema.
TÉRMINOS INDIFERENTES
F ( A, B, C , D)   (7,8,9)   X (0,10,11,12,13,14,15)

Sin incluir
términos
indiferentes
TÉRMINOS INDIFERENTES

Los términos indiferentes se pueden

aprovechar en la simplificación, asumiendo
que estos valen 0 o 1, según nos sea mas útil.
 TÉRMINOS INDIFERENTES
En el producto de sumas, también pueden existir términos
indiferentes, los cuales se pueden aprovechar , asignándoles el
valor 0 o 1 que nos permita obtener un mínimo.

F ( A, B, C , D)   (6,7,8,9)   X (0,10,11,12,13,14,15)
TÉRMINOS INDIFERENTES

Los términos
indiferentes, se
pueden usar para
mejorar la
minimización,
asumiendo que estos
valen 0 o 1, según
nos sea mas
conveniente.