Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Memoria
Memoria
Memoria
F0B50011 33
F0B50012 C0
F0B50013 BF
variables relacionadas
Acceso a estructuras de datos de tipo matriz o pila
Subrutinas
Pilas
Memoria principal
Discos magnéticos
CD-ROM - Cintas
Otros Bibliotecas
objetos dinámicas
Compilador o
Ensamblador
Enlazador
Programa Programa Programa
fuente objeto ejecutable
Cargador
Bibliotecas
Memoria
0 1 2 3 4 5 6 7
0 0
1 15
2 3
3 12
4 6
5 1
6 2 Fallo
7 4
TAG
0 1 2 3 4 5 6 7
0 126
1 16
2 20
3 105
4 19
5 78 Acierto
6 79
7 80
TAG
1999-2003 S2P, OGP & IGT Memoria 12
Caché asociativa por conjuntos
0 1 2 3 4 5 6 7
31
0
16
20
1
12
19 Acierto
2
15
0
3
1
TAG
1999-2003 S2P, OGP & IGT Memoria 13
Memoria caché
Coherencia: ¿qué ocurre si un dato de la caché se
modifica?
En tal caso se produce una inconsistencia entre los
contenidos memoria caché y memoria principal
Problema grave en sistemas multiprocesador
Estrategias de actualización:
Write back
Write through
También cabe considerar las estrategias de sustitución de
líneas de caché cuando existen varias vías por conjunto
Normalmente se emplean cachés separadas para
instrucciones y para datos
Memoria
Código física
Dátos
Dátos
MMU
Datos Datos
compartidos compartidos
Pila
Código
Pila
D Memoria
Procesador S D
Tabla de segmentos
Memoria
Código física
A
B
B
Páginas C
D MMU D Marcos
E
F
G A
C
D Memoria
Procesador P D
M D
Tabla de páginas
RPBTP Marco 1
Marco 2
P Marco 3
Marco 4
Marco 5
RLTP
Marco 6
Marco 7
Marco 8
Marco 5
D Memoria
Procesador P D M D
Marco 5
TLB
A 3
X 24
V 89
C 19
P 5
Tabla de páginas T 18
RPBTP Marco 1 S 5
Marco 2 R 10
P Marco 3
Marco 4
Marco 5
RLTP
Marco 6
Marco 7
Marco 8
Dirección virtual
D Memoria
Dir P D
M D
Dirección virtual
Memoria
S P D
M D
Tabla de segmentos
13 1 2
Selector de segmento
16 bits
Índice
0-GDT
1-LDT
Nivel de privilegio
Límite
Base 0-15
P DPL Tipo Base 16-23
Base 24-31 G D 0 Límite 16-19
0: Límite en bytes
Granularidad
1: Límite en páginas
Selector Offset
Límite
Base +
Misc
Límite
Descriptor Base
Misc
Límite
Base
Misc Dirección lineal 32 bits
32 bits 32 bits
Marco de página
Memoria Memoria
principal secundaria
(P3) (P0)
(P1)
(P0)
IN y (P4) (P2)
OUT
OUT (P3)
IN x
IN z (P4)
OUT (P5)
Tabla del
mapa de páginas Tabla del mapa
de archivos
La página está
S. O. 3 en memoria auxiliar
Programa
Referencia Memoria
2
1 Excepción secundaria
LOAD M 0
6
Reiniciar
Memoria
la instr. principal
Tabla de
páginas
5 Marco libre 4 Cargar la
Actualizar la
página que
tabla de páginas
falla