Convertidor Analgico Digital ADC

M.C. Jorge Eduardo Ibarra Esquer

Convertidor analgico a digital ADC

Las caractersticas de este mdulo son:
Ocho canales con entrada multiplexada Aproximacin lineal sucesiva Resolucin de 8 bits Conversin sencilla o continua Reloj del ADC seleccionable Bandera de conversin terminada o solicitud de interrupcin

Convertidor analgico a digital ADC

El ADC proporciona 8 terminales para el muestreo de fuentes externas (PTB7/AD7 PTB0/AD0) Un multiplexor analgico permite al ADC seleccionar uno de los 8 canales como voltaje de entrada (ADCVIN) Una vez que se ha convertido el voltaje, el resultado se coloca en el registro de datos del ADC y activa una bandera o genera una interrupcin

Terminales del ADC

Las terminales del puerto B se comparten para ser utilizadas como los canales del ADC Los canales seleccionados para el ADC forzarn a sus terminales correspondientes a comportarse como entradas. El resto de ellas sern controladas por la lgica de E/S del puerto

Terminales del ADC

Escribir en el registro de datos del puerto o en el DDR, no afectar a ninguna terminal seleccionada para el ADC. La lectura de cualquiera de estas terminales regresar un 0 lgico

Conversin de voltaje
Cuando el voltaje de entrada a un canal sea igual al voltaje de referencia alto VREFH, el resultado de la conversin ser $FF Si el voltaje de entrada es igual al voltaje de referencia bajo VREFL, el resultado de la conversin ser $00 Cualquier voltaje entre los de referencia, se convertir utilizando una escala lineal

Tiempo de conversin
La conversin empieza despus de escribir al ADSCR Una conversin tomar entre 16 y 17 ciclos del reloj del ADC. Los bits ADIVx y ADICLK debn asignarse para dar una frecuencia de 1MHz al reloj del ADC
Tiempo de conversin = 16-17 ciclos del ADC Frecuencia del ADC

Modo de conversin contnua

En este modo de operacin, el registro se llenar con datos nuevos despus de cada conversin. Los datos de la conversin anterior se sobreescribirn, hayan sido ledos o no Las conversiones continuarn hasta que se borre el bit ADCO

Modo de conversin contnua

Despus de la primera conversin se activa el bit COCO/IDMAS, y permanece activo hasta la siguiente escritura del registro de estado y control del ADC o la siguiente lectura del registro de datos

Modo de conversin sencilla

En este modo de operacin, la conversin se inicia con una escritura al ADSCR Solamente se realiza una conversin despus de cada escritura al ADSCR

Interrupciones del ADC

Cuando se encuentra activo el bit AIEN, el mdulo del ADC es capaz de generar solicitudes de interrupcin despus de cada conversin Una interrupcin se genera si el bit COCO/IDMAS tiene un 0 lgico Si estn habilitadas las interrupciones, el bit COCO/IDMAS no se utiliza como bandera de conversin completa

Registro de estado y control del ADC

Registro de estado y control del ADC

COCO/IDMAS Conversiones completas / Bit de seleccin de interrupcin DMA
Si el bit AIEN tiene un 0 lgico, este bit es de slo lectura y se activa cada vez que se completa una conversin En el modo de conversin contnua, se activa despus de la primer conversin Se borra al escribir en el ADSCR o leer el ADR

Registro de estado y control del ADC

COCO/IDMAS Conversiones completas / Bit de seleccin de interrupcin DMA
Si el bit AIEN tiene un 1 lgico, este bit se utiliza para seleccionar ya sea al CPU o al DMA para dar servicio a la solicitud de interrupcin
IDMAS=0 Interrupcin del CPU IDMAS=1 Interrupcin del DMA COCO=0 Conversin incompleta COCO=1 Conversin completa
El microcontrolador GP20 no tiene un mdulo de DMA

Registro de estado y control del ADC

AIEN Bit de habilitacin de la interrupcin del ADC
Cuando este bit est activo, se genera una interrupcin al terminar una conversin La seal de interrupcin se borra al leer el registro de datos o escribir en el registro de control

Registro de estado y control del ADC

ADCO Bit de conversin contnua del ADC
Cuando est activo, el ADC realizar las conversiones de manera contnua y actualizar el ADR al terminar cada una de ellas Si su valor es un 0 lgico, solamente se realizar una conversin entre cada escritura al registro de control

Registro de estado y control del ADC

ADCH4-ADCH0 Bits selectores del canal del ADC
Con estos bits se forma un valor de 5 bits que nos permite seleccionar un total de 16 canales El mdulo del ADC se desactivar si los 5 bits de seleccin tienen un 1 lgico

Registro de estado y control del ADC

Registro de datos del ADC

10

Registro del reloj del ADC

Registro del reloj del ADC

ADIV2-ADIV0 Bits preescaladores del reloj
Estos bits forman un campo de 3 bits que selecciona el valor que el ADC utilizar para generar el reloj interno del ADC El reloj debe establecerse en aproximadamente 1MHz

11

Registro del reloj del ADC

ADIV2-ADIV0 Bits preescaladores del reloj

Registro del reloj del ADC

ADICLK Bit selector de la entrada del reloj
Selecciona ya sea el reloj del bus o la entrada CGMXCLK como la fuente del reloj para generar la seal de reloj del ADC
ADICLK=1 ADICLK=0 Reloj del bus Reloj externo (CGMXCLK)

12