Documentos de Académico
Documentos de Profesional
Documentos de Cultura
5.1 Definición.
Muchos de los chips que se encuentran instalados en la tarjeta del sistema son
llamados Chip sets. Su misión es controlar el sistema y sus capacidades, todos los
componentes se comunican con el procesador a través del Chip set, es decir, es el
concentrador de todas las transferencias de datos. El Chip set usa un controlador
DMA (Direct Access Memory) que es el que organiza el flujo de datos entre el
procesador y los demás dispositivos. El Chip set son una serie de circuitos
integrados directamente soldados en la tarjeta electrónica del sistema y que
usualmente son los segundos en tamaño después del procesador.
Tarjeta electrónica principal o Mainboard de una computadora
5.2 Ranura de expansión.
5.2.1 Ranura PCI: Es una palabra inglesa que significa Peripheral Component
Interconnect o Modulo de periféricos interconectados, una especificación creada
por Intel Corporation para la conexión de periféricos a computadoras personales.
Permite la conexión de hasta 10 periféricos por medio de tarjetas de expansión
conectadas a un bus local. La especificación PCI puede intercambiar información
con la CPU a 32 o 64 bits dependiendo del tipo de implementación. El bus está
multiplexado y puede utilizar una técnica denominada bus mastering, que permite
altas velocidades de transferencia.
Las velocidades en la trasferencia de datos varia desde los 132 MBps ( 32 bits y
Reloj 33 MHz ) hasta los 264 MBps ( 64 bits y Reloj 33 MHz ).
Las ranuras PCI se emplean para dispositivos que requieren de una gran cantidad
de transferencia de datos ( Tarjeta de video, Tarjeta de Sonido, Tarjeta de Red).
5.2.2 Ranura ISA: Es una palabra inglesa que significa Industry Standard
Architecture o Arquitectura industrial estándar. Apareció para el diseño de bus del
equipo PC/XT de IBM, que permite añadir varios adaptadores adicionales en
forma de tarjetas que se conectan en zócalos de expansión. Presentado en un
principio con un canal de datos de 8 bits, el ISA fue ampliado a un canal de 16 bits
en 1984, cuando IBM lanzó al mercado el PC/AT. En realidad, un zócalo de 16 bits
está formado por dos zócalos de expansión separados y montados el uno a
continuación del otro, de forma que una sola tarjeta de 16 bits se conecta a
ambos. Una tarjeta de expansión de 8 bits se puede insertar y utilizar en un zócalo
de 16 bits (ocupando sólo uno de los dos zócalos), pero una tarjeta de expansión
de 16 bits no se puede utilizar en un zócalo de 8 bits.
Las velocidades en la trasferencia de datos varia desde los 4.77 MBps ( 8 bits y
Reloj 4.77 MHz ) hasta los 16.6 MBps ( 16 bits y Reloj 8.3 MHz ).
Las ranuras ISA se emplean para dispositivos que no requieren de una gran
cantidad de transferencia de datos ( MODEM).
5.2.3 Ranura AGP: Es una palabra inglesa que significa Graphics Accelerator Port
o puerto acelerador de gráficos. Es una ranura, incluida en las tarjetas del sistema
mas modernas, que se creó para mejorar el desempeño gráfico. Usa un Bus
independiente y enlaza la tarjeta gráfica directamente con la memoria RAM.
Las velocidades en la trasferencia de datos varia desde los 266 MBps ( 32 bits y
Reloj 66.5 MHz ) hasta los 532 MBps en el modo 2X ( 64 bits y Reloj 66.5 MHz ).
5.2.4 Ranura AMR: Es una palabra inglesa que significa Audio MODEM Riser o
conector vertical para tarjetas de expansion de audio y modems, Esta es una de
las ranuras de expansión mas recientes lanzadas al mercado de las computadora,
principalmente dirigida a dispositivos como Modems y tarjetas de sonido que
manejan cierta prioridad o privilegio en las interrupciones de hardware.
Puerto USB: Universal Serial Bus o bus serial universal. Es un bus externo
estándar que soporta una velocidad en la transferencia de datos de 12 Mbps.
Un solo puerto USB puede soportar 127 periféricos, como cámaras de video o
escaners. Introducido en 1996, el USB tiende a desplazar los viejos puertos
seriales y paralelos.
Como se puede observar en la figura de Bios Setup, el programa posee una serie
de submenus los cuales contienen una serie de opciones básicamente en el
idioma ingles. Para evitar o minimizar esta dificultad idiomática y facilitar el estudio
se puede buscar en el siguiente listado de opciones para una mejor comprensión
de este programa.
OPCIONES BIOS SETUP
16 Bit I/O Recovery Time Ver más abajo 8/16 Bit I/O Recovery Time.
En equipos que tiene una velocidad mayor que la de sus
dispositivos de entrada y salida (I/O). Si no se indica al sistema un
tiempo de espera, para que cada dispositivo tenga oportunidad de
responder, creerá que el dispositivo en cuestión ha fallado y no
16 Bit ISA I/O Command WS funciona, así que desconectará su petición de entrada / salida. Si
todos los dispositivos son modernos y rápidos (que es lo normal en
PCs nuevos), hay que fijar el valor en 'Disabled', para aumentar la
velocidad de transferencia. Si hay dispositivos antiguos,
desconectándolo se perderían datos
Al acceder a la memoria por el bus ISA, el sistema debe frenarse
por culpa del bus, que es más lento que el bus de memoria. Este
16 Bit ISA Mem Command WS valor permite adecuar la velocidad de la memoria de dispositivos
del bus ISA con la capacidad de lectura y escritura del sistema a
esa memoria.
Permite seleccionar hasta dos canales DMA (acceso directo a
1st/2nd Fast DMA Channel memoria) para el tipo F, si es soportado por el dispositivo de
entrada / salida de datos que utiliza el canal DMA.
Si un dispositivo PCI requiere un servicio de interrupción (IRQ),
permite seleccionar manualmente una interrupción sin utilizar para
1st/2nd/3rd/4th Available IRQ las IRQ de los PCI. 'NA' (No Aplicable) indica que la IRQ se asigna
a un dispositivo de bus ISA y no está disponible para ningún slot
(ranura) PCI.
* 2nd Channel IDE
* IDE Second Channel Control Si se instala una tarjeta IDE (ISA o PCI) controladora de discos
duros para el canal secundario, selecciona 'DISABLED' para evitar
* PCI IDE 2nd Channel conflictos con el canal secundario del CHIPSET de la placa base.
Cuando está ENABLED, las lecturas pueden ignorar las escrituras en los
Extended Read-
componentes del interfaz de memoria 82450GX, si las direcciones no
Around-Write
coinciden.
La memoria cache es una memoria adicional que es mucho más rápida que
la memoria RAM convencional. La mayoría, aunque no todos, los
External Cache ordenadores modernos tienen memoria caché externa. Cuando el
procesador solicita datos, el sistema transfiere los datos de la memoria
RAM a la memoria cache, para un acceso más rápido desde el procesador.
F
Fast AT Cycle Seleccionar ENABLED para acortar los ciclos del bus AT en una señal del reloj AT.
Cuando está ENABLED, los ciclos de escritura consecutivos dirigidos al mismo
Fast Back-to-Back
esclavo se convierten en back-to-back rápidos en el bus PCI.
La controladora de memoria caché ofrece dos modos de refresco, NORMAL y
HIDDEN. En ambos modos, CAS se produce antes que RAS, pero el modo normal
requiere un ciclo del procesador para cada uno. Por otra parte, se elimina un ciclo
Fast DRAM
seleccionando HIDDEN para el refresco CAS. El modo HIDDEN no sólo es más
Refresh
rápido y más eficiente, sino que también permite al procesador mantener el status
de la cache incluso si el sistema entra en el modo SUSPEND de ahorro de
energía.
Seleccionar ENABLED solamente para memoria RAM de tipo EDO con caché de
tipo síncrono o en un sistema sin memoria caché. Seleccionar DISABLED si
cualquiera de los bancos de memoria contiene memoria RAM de tipo FPM (Fast
Fast EDO Leadoff Page Mode). ENABLED aumenta las prestaciones.
Cuando está ENABLED, se selecciona un camino rápido para los ciclos de lectura
Fast EDO Path de procesador a memoria RAM, siempre que el sistema tenga instalada memoria
Select EDO. Este valor debe estar DISABLED si la velocidad seleccionada en el valor
EDO DRAM READ BURST es x333 o x444
Los valores de este parámetro vienen dados por el fabricante de la placa base,
Fast MA to RAS# dependiendo del tipo de memoria RAM instalada. No cambiar a menos que se
Delay [CLK] cambie la memoria por una distinta con otras especificaciones o se cambie el
procesador.
Cuando se refresca la memoria RAM, las filas y columnas lo hacen
Fast RAS to CAS independientemente. Este apartado permite determinar los ciclos de reloj de la
Delay transición de RAS a CAS. Escoger el valor más bajo, pero observar si se producen
errores, pues no todas las memorias soportan un valor bajo.
Cuando está ENABLED, cualquier actividad de la disketera anula el modo de
FDD Detection
ahorro de energía y pone a cero el temporizador de inactividad.
Floppy 3 Mode Cuando está ENABLED, la BIOS soporta un tipo de disketera que lee disketes de
Support 720Kb, 1.2 Kb y 1.44 Kb.
G
La puerta A20 se refiere a como el sistema se comunica con la memoria por
encima de 1MB (memoria extendida). Cuando se selecciona FAST, el chipset del
Gate A20 Option sistema controla la puerta A20. Cuando se selecciona NORMAL, la controladora
de teclado controla la puerta A20. Seleccionando FAST, la velocidad del sistema
mejora, especialmente en OS/2 y WINDOWS.
Global Standby Después del periodo de tiempo seleccionado para todo el equipo, el equipo entra
Timerv en modo de ahorro de energía STAND-BY.
Global Suspend Después del periodo de tiempo seleccionado para todo el equipo, el equipo entra
Timer en modo de ahorro de energía SUSPEND.
Cuando está DISABLED, la memoria RAM se refresca en el modo IBM AT, usando
ciclos de reloj del procesador para cada refresco. Cuando está ENABLED, la
controladora de memoria busca el momento más oportuno para el refresco,
independientemente de los ciclos del procesador, no afectando a la actividad del
Hidden Refresh sistema ni a las prestaciones. ENABLED es más rápido y más eficiente, y permite
al procesador mantener el estado de la memoria RAM incluso en modo de ahorro
de energía.
Cuando está ENABLED, la controladora de periféricos (PIIX4) reintenta, sin iniciar
una transferencia retardada, los ciclos PCI nonLOCK# iniciados por el procesador.
Host-to-PCI
No debe haber transferencias retardadas a la controladora pendientes y debe
Bridge Retry
estar activo PASSIVE RELEASE. Cuando este valor está ENABLED, el valor
Passive Release y el valor Delayed Transaction deben estar ENABLED.
I
El interfaz IDE de la controladora integrada de periféricos soporta transferencias
IDE 32-bit
de 32 bits. Seleccionar ENABLED sólo si los discos duros instalados soportan
Transfer Mode
transferencias de 32 bits.
Seleccionar ENABLED para aumentar la transferencia hacia y desde los
dispositivos IDE usando los buffers IDE para lectura anticipada y escritura
IDE Buffer for
retrasada. El uso de buffers puede hacer a los discos duros lentos aún más lentos.
DOS & Win
Si se tienen dudas, se deben hacer pruebas para comprobar el valor que ofrece
mayores prestaciones e integridad de datos.
Seleccionar ENABLED para reducir los tiempos de espera entre cada ciclo de
lectura / escritura en el disco. Esto puede provocar problemas en c ciertos equipos
IDE Burst Mode
que no soportan tanta rapidez, por lo que si se producen errores de lectura o
escritura a disco, debemos dejarlo en DISABLED.
Seleccionar ENABLED para acelerar los procesos de lectura y escritura a disco,
IDE Data Port
aunque puede dar errores con equipos que no soporten el aumento de
Post Mode
prestaciones. Si se producen errores de disco, dejar en DISABLED.
También se llama BLOCK TRANSFER, comandos múltiples y lectura / escritura de
múltiples sectores. Si el disco duro soporta el modo transferencia en bloques
IDE HDD Block
(BLOCK MODE), aunque la mayoría de los discos nuevos lo soportan, seleccionar
Mode
ENABLED para una detección automática del número óptimo de lecturas /
escrituras en bloque por cada sector que el disco duro soporta.
Los interfaces IDE integrados en la placa base soportan búsqueda adelantada
IDE Prefetch (PREFETCHING) para un acceso más rápido al disco duro. Si se instala una
Mode tarjeta controladora IDE primaria y / o secundaria, seleccionar DISABLED en caso
de no soportar este modo. ENABLED mejora las prestaciones del equipo.
Los cuatro apartados para la entrada / salida programada de datos (PIO)permiten
IDE Primary/
seleccionar el modo PIO (0-4) para cada uno de los cuatro dispositivos IDE. A
Secondary
mayor número mayor velocidad. En modo AUTO, el sistema detecta
Master/Slave PIO
automáticamente el mejor modo para cada dispositivo IDE.
IDE Primary/ UDMA (Ultra DMA) es un protocolo de transferencia DMA (acceso directo a
Secondary memoria) que permite transferencias de datos de hasta 33 MB/s en ráfagas.
Master/Slave Seleccionando AUTO en los cuatro apartados, el sistema detecta
UDMA automáticamente la tasa de transferencia óptima para cada dispositivo IDE.
El Chipset soporta dos canales IDE. seleccionar ENABLED para habilitar el
IDE Second segundo canal IDE para conectar dispositivos, y seleccionar DISABLED para
Channel Control liberar la IRQ15 si no se tienen ningún dispositivo IDE instalado en el segundo
canal o si se instala en el equipo una tarjeta con una controladora secundaria.
In Order Queue
Seleccionar 8 para permitir acumular hasta 8 transacciones sucesivas de datos.
Depth
Estos apartados permiten mostrar el voltaje de hasta 7 líneas de entrada, si el
IN0-IN6 (V)
ordenador tiene un sistema de monitorización.
Inactive Timer Seleccionar el periodo de inactividad del sistema para que este entre en modo
Select inactivo. Siempre debe ser superior al tiempo para modo STANDBY
InfraRed Duplex Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo.
Type FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. HALF-
DUPLEX permite la transmisión en una dirección de cada vez. Si no hay instalado
un puerto de infrarrojos, seleccionar DISABLED.
El Chipset integra un interfaz IDE que soporta dos canales IDE, uno primario
(IRQ14) y uno secundario (IRQ15). Cada canal IDe soporta dos dispositivos IDE
Internal PCI/IDE conectados. Se debe seleccionar PRIMARY, SECONDARY o BOTH (los dos)
dependiendo del número y la colocación de los dispositivos IDE instalados
El puente PCI a ISA tiene un buffer en línea bidireccional para las lecturas y
escrituras de memoria al bus PCI desde el bus ISA o en el modo DMA. Cuando
ISA Line Buffer está ENABLED, el bus ISA o el modo DMA pueden adelantar una búsqueda de un
ciclo de lectura en el buffer en línea.
J
Joystick Function Seleccionar ENABLED si el equipo tiene conectado un joystick.
K
El fabricante debe seleccionar la frecuencia correcta para el reloj controlador del
KBC input clock
teclado. No cambiar este valor.
La velocidad del reloj controlador del teclado es la velocidad a la cual el
Keyboard procesador se comunica con la controladora del teclado. Dependiendo de la
Controller Clock controladora de teclado instalada, la velocidad puede fijarse en 7.16MHz o ser una
fracción del (PCICLKI), la señal del ciclo de reloj del bus PCI.
Cuando está ENABLED, se habilitan la puerta A20 y la emulación de reseteo por
software para una controladora de teclado externa. Este campo debe coincidir con
Keyboard la opción seleccionada en GATE A20 OPTION (FAST=ENABLED,
Emulation NORMAL=DISABLED).
Keyboard Cuando está DISABLED, la actividad del teclado no hace despertar el equipo del
Resume modo ahorro.
L
Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). WRITE-
THROUGH hace que la memoria se actualice con datos de la caché cada vez que
el procesador lleva a cabo un ciclo de escritura. WRITE-BACK hace que la
L1 Cache Policy
memoria se actualice solamente cuando se solicitan a la memoria datos que están
en la caché. El modo WRITE-BACK mejora la eficacia del procesador y causa
menos interrupciones, mejorando las prestaciones.
L1/L2 Cache Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB).
Update Mode WRITEBACK es un poco más rápida que WRITE THROUGH
L2 Cache
Seleccionar 512 solamente si la memoria RAM del equipo es mayor de 64MB.
Cacheable Size
Además del modo WRITE-BACK y WRITE-THROUGH, la cache de segundo nivel
también puede ser ADAPTIVE WB1 y ADAPTIVE WB2. Ambos modos adaptivos
L2 Cache Write
de WRITE-BACK intentan reducir las desventajas de los dos sistemas anteriores.
Policy
El fabricante debe seleccionar el modo óptimo de acuerdo con las especificaciones
de la memoria caché instalada.
Se utiliza esta opción para poner la memoria caché en modo WRITE-BACK.
L2 (WB) Tag Bit Cuando se selecciona 7 bits se pone en modo WRITE-BACK. Cuando se
Length selecciona 8 bits se pone en modo WRITE-THROUGH. Esta opción no siempre
aparece en la BIOS.
El Chipset mantiene su propio buffer interno para las escrituras de la cache externa
L2 to PCI Read al bus PCI. Cuando el buffer esta ENABLED, los ciclos de escritura de la caché
Buffer externa al bus PCI son enviadas al buffer, de este modo cada dispositivo puede
completar sus ciclos sin esperar por el otro.
Selecciona el dispositivo de video:
LCD Pantalla de cristal líquido para portátil
LCD&CRT CRT Monitor auxiliar
La BIOS auto detecta el dispositivo en uso (este modo permite
AUTO
cambiar entre dispositivos).
LCD&CRT Mostrar en ambos dispositivos
Cuando está ENABLED, cualquier actividad de la línea de señal LDEV anula el
LDEV Detection
modo de ahorro de energía o pone a cero el temporizador de inactividad
Cuando está ENABLED, solamente las direcciones lineales consecutivas pueden
Linear Merge
ser fusionadas
Para aumentar las prestaciones, el sistema puede situar la memoria de un
dispositivo más lento (normalmente conectado al bus ISA) en una memoria de bus
Local Memory 15- local mucho más rápida. Esto se hace reservando memoria de bus local y
16M transfiriendo el punto de comienzo de la memoria del dispositivo a la memoria de
bus local. Usar este apartado para habilitar o deshabilitar esta característica. Por
defecto está ENABLED.
LREQ Detection
Cuando Está ENABLED, cualquier actividad en la línea de la señal LREQ anula el
modo de ahorro de energía o pone a cero el temporizador de inactividad.
M
M1 Linear Burst Seleccionar ENABLED si el equipo tiene un procesador CYRIX M1
Mode
Se puede reservar esta área de la memoria del sistema para la memoria ROM de
Memory Hole at
tarjetas ISA. Si se reserva, no se puede utilizar como cache. Ver el manual de los
15M Addr.
dispositivos por si la necesitan .
Se puede reservar esta área de la memoria del sistema para la memoria ROM de
Memory Hole at
tarjetas ISA. Si se reserva, no se puede utilizar como caché. Ver el manual de los
15M-16M
dispositivos por si la necesitan .
Memory Parity
Seleccionar ENABLED si los chips de memoria RAM del equipo soportan paridad.
Check
MODEM Use IRQ Especifica la IRQ asignada al MODEM, si lo hay.
En ON MODE, el temporizador de ahorro de energía STANDBY empieza a contar
si no se detecta actividad y ha transcurrido el periodo de tiempo especificado.
Monitor Event in Al habilitar (ENABLED) la monitorización de un dispositivo, la actividad de éste
Full On Mode anula.
Al deshabilitar (DISABLED) la monitorización de un dispositivo, la actividad de éste
no anula el modo de ahorro de energía.
La BIOS soporta las versiones 1.1 y 1.4 de las especificaciones de multiprocesador
MPS Version
Intel. Seleccionar la versión que soporta el sistema operativo instalado en el
Control for OS
equipo.
MPU-401
Seleccionar ENABLED para configurar el interfaz MPU-401.
Configuration
MPU-401 I/O
Selecciona una dirección base de entrada / salida para el interfaz MPU-401.
Base Address
N
Ñ
O
Onboard Audio
Seleccionar ENABLED para usar las capacidades de audio de la placa base
Chip
Seleccionar ENABLED si el sistema tiene una controladora de diskete en placa
Onboard FDC
base y quiere usarse. Si el equipo no tiene disketera o quiere usarse una disketera
Controller
externa, seleccionar DISABLED.
* Onboard IDE
Controller
El Chipset tiene un interfaz IDE PCI que soporta dos canales IDE. Seleccionar
* On-Chip IDE
PRIMARY para activar sólo el canal primario IDE si se instala una tarjeta
Controller
controladora para el canal secundario. BOTH activa ambos canales del Chipset.
NONE desactiva el interfaz y por tanto ambos canales para instalar una tarjeta
*On-Chip PCI IDE
controladora IDE o PCI en una ranura de expansión.
* PCI IDE
Controller
* Onboard IDE
First/Second
El Chipset tiene integrado un interfaz IDE que soporta dos canales IDE.
Channel
Seleccionar ENABLED para activar el primero y / o el segundo canal IDE.
Seleccionar DISABLED para desactivar un canal, en caso de instalar una
* On-Chip IDE
controladora IDE en tarjeta de canal primario y / o secundario
First/Second
Channel
Onboard Parallel Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el
Port puerto LPT (paralelo).
Onboard PCI Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va
SCSI Chip a utilizarse.
Onboard Serial Seleccionar un nombre, una dirección de memoria y la IRQ correspondiente para
Ports (1/2, A/B) el primer y el segundo puerto COM (puerto serie)
Onboard UART
Ver Onboard Serial Ports
1/2
Onboard UART
Ver UART 2 Mode. Los modos se aplican al puerto seleccionado
1/2 Mode
El Chipset tiene integrado un interfaz IDE avanzado (de bus local) con dos canales
IDE. Ya que cada canal soporta dos dispositivos IDE (disco duro, CD-Rom,
On-Chip Local
Backup, etc.), el sistema soporta un total de cuatro dispositivos IDE. Si su sistema
Bus IDE
tiene dispositivos IDE, la opción debe ser ENABLED. Si se instala una tarjeta
controladora IDE, unos o ambos canales deben estar DISABLED
OS Select for Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es
DRAM>64MB OS/2 y el equipo tiene más de 64 MB de memoria RAM.
P
Page Hit Control Esta función se utiliza para comprobar la controladora.
Selecciona la combinación correcta de ciclos de reloj según las especificaciones
Page Mode Read
de la placa base y las especificaciones de la memoria RAM de tipo FPM (Fast
WS
Page Mode)
Parallel Port EPP Seleccionar tipo 1.7 o 1.9 para el puerto EPP, de acuerdo con el periférico
Type conectado al puerto paralelo
Cuando está ENABLED, los comandos PCI de memoria buscan líneas completas
de caché junto con la búsqueda adelantada de tres líneas adicionales de cache. La
búsqueda por adelantado no cruza los límites de dirección de 4KB. Cuando está
PCI Mem Line
DISABLED, no se realiza la búsqueda por adelantado. Este valor no tiene sentido
Read Prefetch
si el valor PCI MEM LINE READ está DISABLED. ENABLED mejora las
prestaciones del equipo.
PCI Posted Write Se puede habilitar o deshabilitar la habilidad del Chipset para usar un buffer para
Buffer las escrituras enviadas iniciadas en el bus PCI.
PCI Preempt Establece la duración en ciclos de reloj antes de que un comando PCI de por
Timer finalizado el anterior cuando hay una petición pendiente.
PS/2 Mouse Si el sistema tiene un puerto PS/2, pero se instala un ratón de puerto serie,
Function Control seleccionar DISABLED para ahorrar una IRQ.
Q
Cuando está actuando el puente de bus PCI-VL como PCI master y está
recibiendo datos del procesador, se habilita un buffer rápido de procesador a bus
Quick Frame PCI cuando este apartado está ENABLED. El uso del buffer permite al procesador
Generation completar una escritura aunque los datos no hayan sido transferidos totalmente al
bus PCI. Esto reduce el número de ciclos necesarios y acelera el proceso de
datos.
R
RAMW# Assertion RAMW es una señal que permite escrituras en memoria. El fabricante escoge
Timing NORMAL o FGASTAR de acuerdo con el tipo de memoria.
RAS Precharge
Cuando está ENABLED, RAS# permanece fijado al final del control de acceso.
Access End
RAS Precharge El tiempo de precarga es el número de ciclos que necesita RAS para acumular su
Time carga antes del refresco de memoria RAM. Un valor menor acelera el equipo, pero
RAS Precharge si se establece tiempo insuficiente, el refresco puede ser incompleto y se pueden
Period perder datos.
RAS Pulse Width El fabricante del equipo debe establecer el número de ciclos de reloj del
RAS Pulse Width procesador asignados para el refresco del latido de RAS, de acuerdo con las
Refresh especificaciones de la memoria RAM instalada.
Cuando está DISABLED, se genera un ciclo de refresco de memoria cada 15
RAS Timeout
microsegundos. Cuando está ENABLED, se generan ciclos de refresco extra.
Cuando se refresca la memoria RAM, las filas y las columnas lo hacen de modo
separado. Este apartado permite determinar el tiempo de transición de RAS (row
RAS to CAS
address strobe FILAS) a CAS (column address strobe - COLUMNAS). Escoger el
Delay Timing
valor más bajo posible, pero si se producen errores frecuentes, ir aumentando el
valor poco a poco
El tiempo de precarga es el número de ciclos que necesita RAS para acumular su
RAS# Precharge
carga antes del refresco de memoria RAM. Si se establece tiempo insuficiente, el
Time
refresco puede ser incompleto y se pueden perder datos.
RAS# to CAS# Este apartado permite insertar un ciclo de retraso desde el momento en que se
Address Delay asigna RAS# hasta que se asigna CAS#.
Este apartado permite insertar un ciclo de retraso entre las señales STROBE de
RAS# to CAS#
CAS y RAS cuando se escribe, lee o refresca la memoria RAM. DISABLED
Delay
aumenta las prestaciones; ENABLED proporciona mayor estabilidad.
Read CAS# Pulse El diseñador del equipo debe establecer el número de ciclos del procesador que
Width necesita la señal CAS durante una operación de lectura de memoria.
Característica de optimización de memoria: si una lectura de memoria es dirigida a
Read-Around- una localización cuya última escritura está en un buffer antes de ser escrita a
Write memoria, la lectura se hace con el contenido del buffer, y no se envía a memoria
RAM.
Seleccionando ENABLED se optimizan la velocidad de memoria RAM acortando el
Reduce DRAM
tiempo requerido antes de las operaciones de lectura o escritura de memoria. La
Leadoff Cycle
memoria RAM instalada debe soportar un ciclo reducido.
Refresh Cycle Selecciona el el periodo de tiempo en nanosegundos para refrescar la memoria,
Time (ns) de acuerdo con las especificaciones de la memoria instalada.
Refresh RAS# Selecciona el número de ciclos de reloj que se asignan a RAS# para los ciclos de
Assertion refresco. A menor número mejores prestaciones.
Reload Global Cuando está ENABLED, cualquier operación de los dispositivos listados reinicia el
Timer Events temporizador para el modo STANDBY.
SDRAM WR El fabricante selecciona el valor adecuado para las transferencias del buffer de
Retire Rate escritura a memoria, de acuerdo con las características de esta.
Si se ha establecido una clave, se debe seleccionar si ésta se pedirá cada vez que
Security Option arranque el sistema (SYSTEM)o solamente cada vez que se acceda a la
configuración (SETUP).
Serial Port 1/2 Seleccionar entre la IRQ por defecto o ninguna para los puertos serie COM 1/3 y
Interrupt COM 2/4.
Serial Port 1/2
Seleccionar ENABLED si se conecta un dispositivo Midi a uno de los puertos
Midi
Shadow FIRMWARE es el software que reside en un chip con memoria de sólo lectura
(ROM) que está en un dispositivo. La BIOS permite crear en la memoria RAM una
copia del FIRMWARE de la BIOS del sistema , la BIOS de vídeo y algunas
instrucciones de algunos periféricos como las controladoras SCSI.
Estos números son el esquema de ciclos que usa el procesador para leer datos de
SRAM Read la cache. El fabricante de la placa base debe escoger los valores de acuerdo con
Timing el tamaño y la velocidad de acceso de los módulos de memoria caché. A menor
número, mejores prestaciones.
La controladora admite caché síncrona y asíncrona. Escoger el tipo de acuerdo
SRAM Type
con la caché instalada en el equipo.
Si es necesario se puede insertar un estado de espera en el ciclo de escritura de
SRAM Write
la caché. El fabricante de la placa debe escoger el número de estados de espera
Timing
adecuado. Si se producen errores de caché, añadir un estado de espera.
Después del periodo de tiempo seleccionado, el disco duro y la tarjeta gráfica se
Standby Mode
apagan mientras que los otros dispositivos siguen funcionando.
Standby Speed Selecciona un divisor para reducir la velocidad real del procesador en modo
(div by) Standby.
Standby Timer Selecciona es periodo de tiempo tras el cual el sistema entra en modo STANDBY.
Select Este periodo debe ser más largo que el establecido para el modo DOZE.
Después del periodo de inactividad seleccionado para cada dispositivo (video,
Standby Timers
disco duro, periféricos), el dispositivo entra en modo Standby
Starting Point of Controla el tiempo de comienzo de las operaciones de paginación de memoria
Paging
Después del periodo de inactividad seleccionado, todos los dispositivos excepto el
Suspend Mode
procesador se apagan
Selecciona el tipo de modo SUSPEND:
Power-on suspend (el procesador y el sistema base están
Suspend Mode POS
encendidos en un modo de muy bajo consumo)
Option
STD Guardar el estado actual de pantalla a disco duro
STR Guardar el estado actual de pantalla a memoria RAM
Si la memoria caché es de tipo Pipeline Burst, seleccionando ENABLED se
Sustained T3
permite una escritura sostenida durante tres ciclos de reloj con buses de 66MHz y
Write
75MHz.
Swap Floppy Este apartado sólo es válido en equipos con dos disqueteras. ENABLED asigna a
Drive la unidad B la letra A y viceversa.
Con el chipset SIS5597, selecciona la función que realiza el botón de encendido
DETURBO reduce la velocidad del procesador
el sistema entra en modo SUSPEND
Switch Function BREAK
el sistema entra en modo SUSPEND y para retornar hay
BREAK/WAKE que pulsar de nuevo el botón
SYNC SRAM Si se instala memoria caché síncrona, aquí podemos especificar si la caché es
Support síncrona estándar (STANDARD) o de tipo continuo (PIPELINED).
La velocidad del reloj síncrono del bus AT es la velocidad a la cual el procesador
Synchronous AT se comunica con el bus AT de expansión. La velocidad es una fracción de CLK, la
Clock velocidad del bus del procesador. Si un periférico tiene problemas de velocidad,
probar a cambiar a una velocidad menor (de CLK/3 a CLK/4).
Throttle Duty Cuando el sistema entra en modo DOZE, el reloj del procesador corre sólo parte
Cycle del tiempo. Aquí se puede seleccionar el porcentaje de ese tiempo.
El formato es de tipo 24 horas. Por ejemplo, 1 de la tarde es 13:00:00. Ir al campo
Time deseado utilizando el cursor. Pulsar PgUp (RePag) o PgDn (AvPag) para cambiar
el valor, o escribir el valor deseado
Permite forzar el bus del procesador (66 o 100MHz) entre un 2'5% y un 5%. No
todas las placas lo soportan, pero hay que tener en cuenta que supone forzar el
Turbo Frequency procesador. Si funciona supone un incremento importante de prestaciones sin los
típicos excesos de buses como 75, 83, 112 o 133MHz. Es como habilitar el bus de
100MHz con un procesador con bus de 100MHz.
ENABLED acorta los ciclos de comienzo y aumenta las prestaciones en equipos
Turbo Read
sin memoria caché, equipos con bus de 50 o 60 MHz o equipos con un sólo banco
Leadoff
de memoria RAM de tipo EDO.
Cuando está ENABLED el rango de memoria de A_0000 a B_0000 se utiliza para
Turbo VGA (0 WS
ciertos rasgos de aceleración. Estos rasgos no afectan a resoluciones superiores a
at A/B)
VGA, y además estos rangos son utilizados por juegos como DOOM.
Turn-Around Cuando está ENABLED, el Chipset inserta un ciclo de reloj extra al retorno de los
Insertion ciclos de memoria BACK-TO-BACK.
Consultar la documentación del periférico de infrarrojos para seleccionar el valor
TxD, RxD Active
adecuado para las señales TxD y RxD
Typematic Rate Cuando está ENABLED, se puede seleccionar el número de veces por segundo
(Chars/Sec) que se repite el carácter de una tecla pulsada.
Cuando está DISABLED, los valores anteriores no se aplican y las teclas repiten
Typematic Rate
con la frecuencia marcada por la controladora de teclado del sistema. Cuando está
Setting
ENABLED, se puede seleccionar el retraso y la frecuencia de repetición
U
Selecciona el modo de operación del segundo puerto en serie (COM)
Normal Puerto serie RS-232C
IrDA SIR Puerto serie de infrarrojos compatible IrDA
UART 2 Mode
IrDA MIR Puerto de infrarrojos 1 MB/sec
IrDA FIR Puerto de infrarrojos estándar rápido
Sharp IR Transmisión de datos a 4-Mb/s
UR2 Mode Ver modo de la UART2
Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie
USB Controller
Universal (USB) y existen dispositivos USB.
USB Keyboard Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie
Support Universal (USB) y hay un teclado USB instalado.
Seleccionar la cantidad mínima de tiempo, en ciclos del reloj PCI, que la
USB Latency
controladora USB puede ocupar el bus PCI. Un valor menor mejora las
Time (PCI CLK)
prestaciones del equipo.
Debe consultarse la documentación del periférico de infrarrojos para fijar los
Use IR Pins
valores correctos para las señales TxD y RxD
Used Mem base Selecciona la dirección base para el área de memoria usada por cualquier
addr periférico que requiera memoria alta (de 640 KB a 1 MB).
Used Mem Selecciona la longitud del área de memoria especificada en el apartado anterior.
Length Este valor no aparece si no se especifica una dirección base.
Cuando la cache de la memoria de vídeo se configura para el modo USWC,
USWC Write Post
seleccionar ENABLED para una caché en modo WRITE-BACK.
V
VGA Active Cuando está ENABLED, cualquier actividad de vídeo reinicia el temporizador para
Monitor el modo STANDBY
VGA Frame Cuando está ENABLED, se implementa un buffer fijo de vídeo entre A000h y
Buffer BFFFh y también se implementa un buffer de escritura de procesador al bus PCI.
Si está ENABLED, el rango de memoria VGA de A_0000 a B_0000 usa una serie
VGA
especial de rasgos de aceleración. Estos rasgos no tienen valor en modos de vídeo
Performance
más allá del estándar VGA, modos típicos de WINDOWS, OS/2, UNIX, etc. Esta
Mode
área de memoria es muy utilizada por juegos como DOOM.
VGA Shared Especifica el tamaño de la memoria del sistema que se asigna a memoria de vídeo,
Memory Size de 512 KB a 4 MB.
Selecciona el tipo del subsistema primario de video del ordenador. la BIOS suele
detectar automáticamente el tipo correcto. La BIOS soporta un subsistema
secundario de vídeo, pero no se selecciona en la BIOS.
Enhanced Graphics Adapter / Video Graphics Array. Para
Video EGA/VGA
adaptadores de monitor EGA, VGA, SEGA, SVGA o PGA.
CGA 40 Adaptadora gráfica en color, en modo de 40 columnas
CGA 80 Adaptadora gráfica en color, en modo de 80 columnas
MONO Adaptador monocromo, incluyendo los de alta resolución
Si se selecciona ENABLED se permite copiar en caché la BIOS ROM de vídeo en
Video BIOS
la dirección C0000h a C7FFFh, aumentando así las prestaciones gráficas. Pero si
Cacheable
un programa escribe en este área se pueden producir errores
Video Buffer Cuando está ENABLED, la BIOS de vídeo (en la dirección C0000h a C7FFFh) se
Cacheable copia a la caché
Cuando está ENABLED, cualquier actividad de vídeo anula el modo de ahorro de
Video Detection
energía o pone a cero el temporizador de inactividad.
Seleccionar modo UC (no copiar a cache) o modo USWC (no copiar a caché,
Video Memory
combinar escritura especulativa). USWC puede mejorar las prestaciones cuando
Cache Mode
se accede al buffer de memoria de vídeo.
Selecciona el modo en que se apaga el monitor al pasar de ahorro medio a ahorro
Video Off After
máximo de energía.
Determina la manera en que se apaga el monitor
El sistema apaga los puertos de sincronización vertical y
V/H SYNC+Blank
horizontal y no escribe datos al buffer de vídeo.
Seleccionar esta opción si el monitor soporta el estándar
Video Off Method
Display Power Management Signaling (DPMS) VESA. Se debe
DPMS Support
utilizar el software suministrado para el sistema de vídeo para
seleccionar los valores adecuados.
Blank Screen El sistema no escribe datos
Selecciona los modos de ahorro de energía cuando se apaga el monitor:
Always On El monitor permanece encendido
Suspend --> Off Monitor queda en blanco en el modo SUSPEND.
Video Off Option
Susp, Stby --> Off Monitor queda en blanco en el modo SUSPEND y STANDBY
El monitor queda en blanco en todos los modos de ahorro de
All Modes --> Off
energía.
Seleccionar ENABLED para permitir que se copie a caché la BIOS ROM de vídeo
Video RAM
en la dirección C0000h a C7FFFh, aumentando así las prestaciones gráficas. Pero,
Cacheable
si un programa escribe a esta área de memoria se producirá un error de memoria
Cuando está ENABLED, se recibe un mensaje de aviso si un programa
(especialmente un virus) intenta rescribir el sector de arranque o la tabla de
partición del disco duro. Entonces debe ejecutarse un programa anti-virus
Virus Warning
NOTA: Muchos programas de diagnóstico que acceden al sector de arranque
pueden disparar este mensaje. En tal caso, conviene desactivar el aviso.
Desactivar esta opción para instalar WINDOWS 95.
W
Wake Up Event in Habilita las interrupciones (IRQ) deseadas para despertar el sistema de un estado
Inactive Mode de ahorro reducido de energía.
Wake Up Events Se puede activar o desactivar la monitorización de cada IRQ para que despierten o
no el sistema de un modo de ahorro de energía DOZE o STANDBY.
Por ejemplo, si se tienen un MODEM en la IRQ3, puede utilizarse esa IRQ como
desactivador del modo de ahorro para que el sistema reciba el mensaje.
Descripción de codigos:
00h Give con trol to BIOS ROM in Flash - exe cute boot.
00h Exe cute BIOS boot se quence.
02h Dis able in ter nal cache. Key board con trol ler test.
08h Dis able DMA con trol ler #1, #2. Dis able in ter rupt con trol ler #1, #2.
10h Clear er ror reg is ter, clear CMOS pend ing in ter rupt, check and set
clock rate, check and set base mem ory size 512 KB of 640 KB.
10h If base mem ory size is 640 KB, al lo cate ex tended BIOS data area
(EBDA) - oth er wise, cal cu late the EBDA.
10h Set up over lay en vi ron ment. Up date setup Flags with cur rent op er at ing
en vi ron ment. Ini tial ize in ter rupt vec tor point ing to the er ror han dlers,
Up date setup Flags in EBDA. Ini tial ize CMOS point ers in EBDA.
13h Pro gram all chipset reg is ters.
15h Ini tial ize sys tem timer.
1Bh Go to real mem ory base 64 KB test.
20h 16 Kb base RAM test.
23h Hook made avail able prior to ini tial iz ing the in ter rupt vec tor ta ble.
23h Set up in ter rupt vec tors.
24h Ini tial ize and load in ter rupt vec tors.
25h Video rows ini tiali za tion.
28h Set mono chrome mode.
29h Set color dis play color mode set.
2Ah Clear par ity status if any.
2Bh Ini tiali za tion re quired in ter nal to some chipset be fore video ini tiali za tion.
Cus tom video ini tiali za tion.
2Ch Test op tional video ROM.
2Dh Ini tial ize reg is ters in ter nal to chipset af ter video ini tiali za tion.
2Eh Check for video ROM.
2Fh Dis play mem ory read/write test.
30h Test video hori zon tal and ver ti cal trac ing.
31h Dis play video mem ory read/write test.
32h Test video hori zon tal and ver ti cal trac ing - Beep if no video con trol ler
in stalled. Check for MDA.
34h Set up video con figu ra tion (col umn x row). Dis play copy right mes sage.
36h Ini tial ize mes sag ing serv ices. Clear the screen.
37h Dis play the first screen sign- on.
39h Up date screen pointer. Dis play setup mes sage. Dis play key board
sign- on. Dis play mouse sign- on.
40h Mem ory test start ing seg ment at 00000h.
43h Cal cu late the mem ory size left to be tested.
4Fh Dis able cach ing, etc. Check if the sys tem mem ory size is larger than
zero. Test and ini tial ize to zero all DRAM. Re- map mem ory par ti tion if
nec es sary. Test one Mb of mem ory. Up date coun ter on screen. Re peat
mem ory test for each MB of mem ory un til done.
52h Chipset Ad just Mem ory Size - Ad just any base of ex tended mem ory size
be cause of chipset.
61h Test DMA mas ter page reg is ters.
62h Test DMA slave page reg is ters.
65h Pro gram DMA con trol lers.
66h Clear DMA write con trol reg is ters.
67h Un mask timer and NMI. Up date mas ter mask reg ister.
80h Run key board de tec tion. Run mouse de tec tion.
80h Read in ter rupt mask - setup disk ette ISR, #2, key board, and timer.
81h 8042 in ter face test - En able key board in ter rupt if key board is de tected.
82h En able in ter rupt.
83h Check and set key board lock bit.
88h Floppy unit ini tiali za tion - Floppy con trol ler and data setup.
8Ch Set up in ter face be tween the BIOS POST and the de vice ini tiali za tion
man age ment (DIM).
8Fh Read in ter rupt mask. Un mask floppy in ter rupt. Setup floppy con trol ler
and data setup.
92h Set up COM port and LPT port ti me out val ues. Dis play wait mes sage if
setup key is pressed.
96h Clear to bot tom of the screen - Per form chipset ini tiali za tion re quired
be fore op tion ROM scans. Give con trol to ROM in Flash.
97h Verify and give con trol to op tional ROM.
98h Per form any chipset ini tiali za tion re quired af ter op tion ROM scans - give
con trol to ROM in Flash.
9Ah Adds MP en tries for buses, I/O APIC, I/O INTRs, and LINTs.
9Dh Timer data area ini tiali za tion - set time and date.
A0h Set up printer base ad dresses.
A0h En able in ter nal cache.
A1h Set COM base ad dresses - key board stuck key check.
A2h Re set float ing point unit.
A3h Log and dis play POST er rors if any. Check if manu fac tur ing mode - if
there are POST errors, dis play setup key and boot key op tions.
A6h Call Setup pro gram if setup was re quested.
A7h Load and wait for the valid pass word - un mask INT- 0A re di rec tion.
Abh Cus tom float ing point unit ini tiali za tion.
Ach Ini tial ize in ter nal float ing point unit.
Adh Up date CMOS with float ing point unit pres ence.
Adh A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h - echo
‘DE’ (wait 1 sec.), echo ‘AD]’ (wait 1 sec.).
Aeh Set type- matic rate.
Afh Read key board ID.
B0h Proc ess POST er rors.
B1h Test cache mem ory.
B3h Set up dis play mode (40x25, 80x25).
B4h Jump to Pre OS (pre- operating sys tem) mod ule.
BBh Per form work be fore reg is ters and cir cu lar key board buffer are cleared
just prior to INT 19h. Re ini tial ize mes sage serv ices. Ini tial ize APM.
Per form post SMI ini tiali za tion. Cir cum vents EMM386’s at tempts to
util ize the lower 32 KB area base.
BBh Fix CMOS Read and CMOS Write so that every call does not set
NMI off. Shadow prod uct in for ma tion in the com pati bil ity seg ment.
Give a beep for boot. Han dle chipset spe cific ma nipu la tion be fore boot.
Check key board for data be fore MP ma nipu la tion.
D0h Ini tial ize DS, ES, GS, and FS. Check if key board sys tem bit is set.
Check whether a hard or soft re set has oc curred.
D1h Power on ini tiali za tion - Ini tial ize spe cial chipsets in power on/hard re set.
Check cache size and type, write re served cache size in for ma tion to
CMOS, de ter mine proc es sor speed (op tional).
D2h Dis able NMI re port ing.
D3h Re set video adapter.
D4h If the mi cro proc es sor is in pro tected mode, load GDT 4G
seg ment – Chipset Pre Init(), Dis able L1 and L2 cache, per form any
ini tiali za tion re quired be fore the main chipset con figu ra tion is done.
D5h Sys tem va lid ity check. Cal cu late check sum.
D6h Pro vides abil ity to do any spe cial chipset ini tiali za tion re quired be fore
key board con trol ler test ing can be gin.
D7h Flush the key board in put buffer.
D8h Is sue key board BAT com mand.
D9h Re trieve 8042 KBC out put buffer.
Dah If key board ini tiali za tion failed, dis play er ror mes sage and halt.
DBh Pro vide abil ity to do any spe cial chipset ini tiali za tion af ter KBC test.
DDh Ini tial ize key board con trol ler com mand byte.
Deh A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h - echo
‘DE’ (wait 1 sec.), echo ‘AD’ (wait 1 sec).
DFh Dis able mas ter/slave DMA con trol lers.
E0h Ini tial ize mas ter/slave pro gram ma ble in ter rupt con trol lers.
E1h Chipset Init - Pre set any de faults needed to chipset reg is ters.
E1h Start the re fresh timer(s) run ning.
E1h Size all L2/L3 Cache (if pres ent/re quired).
E1h Detect EDO mem ory mod ule (SIMM † or DIMM).
E1h Size mem ory par ti tion bounda ries.
E1h Disable all mem ory holes.
E1h The 512- 640 KB must be DRAM mapped.
E1h Gate A20 must be set and left set for POST.
E2h Ini tial ize timer chan nel 2 for speaker.
E3h Ini tial ize timer chan nel 0 for sys tem timer.
E4h Clear pend ing par ity er rors - dis able and clear par ity, re ac ti vate par ity.
E5h En ter flat mode.
E6h Test the first 2 MB of sys tem mem ory.
E7h Get mini mum mem ory par ti tion size and test mem ory.
E8h Re map DIMMs if fail ure de tected and re map ping sup ported.
E8h Dis play er ror mes sage and halt if re map ping not sup ported.
E9h Af ter mem ory test, clear pend ing par ity er rors. Dis able and clear par ity,
set bits to re ac ti vate par ity.
Eah Set up stack for POST, en able en hanced POST, shadow FE00h block.
Ebh Look for the lo ca tion of dis patcher in the pack ing list.
Ebh Call de com pres sion dis patcher Init func tion.
Ech Make F000h DRAM R/W en abled, force use of EDI.
Edh Ac tively dis patch BIOS.
F0h Ini tial ize I/O cards in slots.
F1h En able ex tended NMI sources.
F2h Test ex tended NMI sources.
F3h Dis play EISA er ror mes sage if any. Get key board con trol ler ven dor,
pro gram the key board con troller.
F4h En able ex tended NMI sources.
F5h Ini tial ize mouse.
AMI WinBIOS
La siguiente es una lista de errors de codigo para chips AMI WIN BIOS. Todos los
errores de codigos son mostrados en formato de numeros hexadecimales.
Descripción de codigos:
01 Proc es sor reg is ter test about to start; dis able NMI next.
02 NMI is dis abled; power on de lay start ing.
03 Power on de lay com plete (to check soft re set/power- on).
05 Soft re set/power- on de ter mined; go ing to en able ROM (i.e., dis able
shadow RAM, cache if any).
06 ROM is en abled; cal cu lat ing ROM BIOS check sum.
07 ROM BIOS check sum passed; CMOS shut down reg is ter test next.
08 CMOS shut down reg is ter test done; CMOS check sum cal cu la tion next.
09 CMOS check sum cal cu la tion done; CMOS diag. byte writ ten; CMOS init.
to be gin (if “INIT CMOS IN EVERY BOOT” is set).
0A CMOS init. done (if any); CMOS status reg is ter to init. date/time next.
0B CMOS status reg is ter init. done; any init. be fore key board BAT next.
0C KB con trol ler I/B free; is sue BAT com mand to key board con trol ler next.
0D BAT com mand to key board con trol ler is sued; ver ify BAT com mand next.
0E Key board con trol ler BAT re sult veri fied; any init. af ter KB con troller
BAT next.
0F Init. af ter KB con trol ler BAT done; KB com mand byte to be writ ten next.
10 Key board con trol ler com mand byte writ ten; is sue pin- 23,24 block ing/
un block ing com mand next.
11 Key board con trol ler pin- 23,24 is blocked/un blocked; check press ing of
<INS> key dur ing power- on next.
12 Check ing for press ing of <INS> key dur ing power- on done; dis able DMA
and In ter rupt con trol lers next.
13 DMA con trol ler #1 and #2 and in ter rupt con trol ler #1 and #2 dis abled;
video dis play is dis abled and port B is ini tial ized; chipset init./auto
mem ory de tec tion next.
14 Chipset init./auto mem ory de tec tion over; un com press the POST code if
com pressed BIOS next.
15 POST code un com pressed; 8254 timer test next.
19 8254 timer test over; start mem ory re fresh test next.
1A Mem ory re fresh line is tog gling; check 15 micro- second ON/OFF time
next.
20 Mem ory re fresh pe riod 30 mi cro sec ond test com plete; base 64K mem -ory/
ad dress line test next.
21 Ad dress line test passed; tog gle par ity next.
22 Tog gle par ity over; se quen tial data R/W test on base 64K mem ory next.
23 Base 64K se quen tial data R/W test passed; set BIOS stack and setup
be fore In ter rupt vec tor init. next.
24 Setup re quired be fore vec tor init. com plete; In ter rupt vec tor init. next.
25 In ter rupt vec tor init. done; read In put port of 8042 for turbo switch (if any)
and clear pass word if POST diag. switch is ON next.
26 In put port of 8042 is read; init. global data for turbo switch next.
27 Global data init. for turbo switch is over; any init. be fore set ting video
mode next.
28 Ini tiali za tion be fore set ting video mode com plete; mono chrome and color
mode set ting next.
2A Mono chrome and color mode set ting done; tog gle par ity be fore op tional
ROM test next.
2B Tog gle par ity over; give con trol for any setup re quired be fore op tional
video ROM check next.
2C Proc ess ing be fore video ROM con trol done; look for op tional video ROM
and give con trol next.
2D Op tional video ROM con trol done; give con trol to do any procesing af ter
video ROM re turns con trol next.
2E Re turn from proc ess ing af ter the video ROM con trol; if EGA/VGA not
found, then do dis play mem ory R/W test.
2F EGA/VGA not found; dis play mem ory R/W test next.
30 Dis play mem ory R/W test passed; look for the re trace check ing next.
31 Dis play mem ory R/W test or re trace check ing failed; al ter nate dis play
mem ory R/W test next.
32 Al ter nate dis play mem ory R/W test passed; look for the al ter nate dis play
re trace check ing next.
34 Video dis play check ing over; set dis play mode next.
37 Dis play mode set; dis play the power on mes sage next.
39 New cur sor po si tion read and saved; dis play the Hit <DEL> mes sage
next.
3B Hit <DEL> mes sage dis played; start vir tual mode mem ory test next.
40 Go ing to pre pare the de scrip tor ta bles.
42 De scrip tor ta bles pre pared; en ter in vir tual mode for mem ory test next.
43 En tered in the vir tual mode; en able in ter rupts for di ag nos tics mode next.
44 In ter rupts en abled (if diag. switch ON); init. data to check mem ory wrap
around at 0:0 next.
45 Data ini tial ized; check for mem ory wrap around at 0:0 and find to tal
sys tem mem ory size next.
46 Mem ory wrap around test done; mem ory size calc. over; write pat terns to
test mem ory next.
47 Pat tern to be tested writ ten in ex tended mem ory; write pat terns in base
640K mem ory next.
48 Pat terns writ ten in base mem ory; de ter mine amount of mem ory be low
1Mb next.
49 Amount of mem ory be low 1Mb found and veri fied; de ter mine amount of
mem ory above 1Mb next.
4B Amount of mem ory above 1Mb found and veri fied; check for soft re set
and clear mem ory be low 1Mb for soft re set next (if power on, go to
POST # 4Eh).
4C Mem ory be low 1Mb cleared (SOFT RE SET); clear mem ory above
1Mb next.
4D Mem ory above 1Mb cleared (SOFT RE SET); save the mem ory size
next (go to POST # 52h).
4E Mem ory test started (NOT SOFT RE SET); dis play the first 64K mem ory
size next.
4F Mem ory size dis play started (will be up dated dur ing mem ory test);
se quen tial and ran dom mem ory test next.
50 Mem ory test ing/init. be low 1Mb com plete; ad just dis played mem ory size
for re lo ca tion/shadow next.
51 Mem ory size dis play ad justed due to re lo ca tion/shadow; mem ory test
above 1Mb next.
52 Mem ory test ing/init. above 1Mb com plete; save mem ory size
in for ma tion next.
53 Mem ory size in for ma tion is saved; CPU reg is ters are saved; en ter real
mode next.
54 Shut down suc cess ful, CPU in real mode; dis able gate A20 line next.
57 A20 ad dress line dis able suc cess ful; ad just mem ory size de pend ing on
reloca tion/shadow next.
58 Mem ory size ad justed for re lo ca tion/shadow; clear Hit <DEL>
mes sage next.
59 Hit <DEL> mes sage cleared; <WAIT...> mes sage dis played; start DMA
and in ter rupt con trol ler test next.
60 DMA page reg is ter test passed; DMA #1 base reg is ter test next.
62 DMA #1 base reg is ter test passed; DMA #2 base reg is ter test next.
65 DMA #2 base reg is ter test passed; pro gram DMA unit 1 and 2 next.
66 DMA unit 1 and 2 pro gram ming over; init. 8259 in ter rupt con troller next.
67 8259 init. over; start key board test next.
80 Key board test started, clear ing out put buffer, check ing for stuck key;
is sue key board re set com mand next.
81 Key board re set er ror/stuck key found; is sue key board con trol ler in terface
test com mand next.
82 Key board con trol ler in ter face test over; write com mand byte and init.
circular buffer next.
83 Com mand byte writ ten, global data init done; check for lock- key next.
84 Lock- key check over; check for mem ory size mis match with CMOS
85 Mem ory size check done; dis play soft er ror and check for pass word or
by pass setup next.
86 Pass word checked; po gram ming be fore setup next.
87 Pro gram ming be fore setup com plete; un com press SETUP code and
exe cute CMOS setup next.
88 Re turned from CMOS setup pro gram and screen is cleared; pro gram -ming
after setup next.
89 Pro gram ming af ter setup com plete; dis play power on screen
message next.
8B First screen mes sage dis played; <WAIT...> mes sage dis played; main
and video BIOS shadow next.
8C Main and video BIOS shadow suc cess ful; setup op tions pro gram ming
after CMOS setup next.
8D Setup op tions are pro grammed; mouse check and init. next.
8E Mouse check and init. com plete; hard disk con troller re set next.
8F Hard disk con trol ler re set done; floppy setup next.
91 Floppy setup com plete; hard disk setup next.
94 Hard disk setup com plete; set base and ex tended mem ory size next.
96 Mem ory size ad justed due to mouse sup port, hard disk type- 47; any init.
be fore C800 op tional ROM con trol next.
97 Any init be fore C800 op tional ROM con trol over; op tional ROM check
and con trol next.
98 Op tional ROM con trol done; give con trol to do any re quired proc ess ing
after op tional ROM re turns con trol next.
99 Any init. re quired af ter op tional ROM test over; setup timer data area and
printer base ad dress next.
9A Re turn af ter set ting timer and printer base ad dress; set RS- 232 base
address next.
9B Re turned af ter RS- 232 base ad dress; any init. be fore co proc es sor
test next.
9C Re quired init. be fore co proc es sor test over; init. co proc es sor next.
9D Co proce sor ini tial ized; any init. af ter co proc es sor test next.
9E Init. af ter co proc es sor test com plete; check ex tended key board,
key board ID and Num Lock next.
9F Ex tended key board check done, ID flag set, Num Lock on/off; is sue
key board ID com mand next.
A0 Key board ID com mand is sued; re set key board ID flag next.
A1 Key board ID flag re set; cache mem ory test next.
A2 Cache mem ory test over; dis play any soft er rors next.
A3 Soft er ror dis play com plete; set the key board type matic rate next.
A4 Key board type matic rate set; pro gram mem ory wait states next.
A5 Mem ory wait states pro gram ming over; clear the screen and en able
parity/NMI next.
A7 NMI and par ity en abled; any init. re quired be fore giv ing con trol to
optional ROM at E000 next.
A8 Init. be fore E000 ROM con trol over; E000 ROM to get con trol next.
A9 Returned from E000 ROM con trol; any init. re quired af ter E000 op tional
ROM con trol next.
AA Init. after E000 op tional ROM con trol over; dis play sys tem
configu ra tion next.
B0 System con figu ra tion dis played; un com press SETUP code for hot- key
setup next.
B1 Un com press ing of SETUP code com plete; copy any code to spe cific
area next.
00 Copying of code to spe cific area done; give con trol to INT 19h boot
loader next.
Los códigos para AMI EISA BIOS son idénticos a los de Win BIOS con las
siguientes excepciones. Todos los errores de códigos son mostrados en formato
de números hexadecimales.
Descripción de codigo:
La siguiente lista de errores de código son usados para Award ISA/EISA BIOS
versión 4.x. Todos los errores de códigos son mostrados en formato de números
hexadecimales.
Nota
Los códigos POST EISA pueden ser enviados al Puerto 300h. Si una falla ocurre durante
el POST en el test 6 a través de FF, el sistema se mantendrá fuera colocando la
secuencia de POST encontrando el puerto. Un mensaje normal de error puede ser
mostrado en la pantalla cuando el video este disponible.
Descripción de código :
01 Proc es sor test #1; Proc es sor status veri fi ca tion; In fi nite loop if test fails
02 Test all CPU reg is ters
03 Cal cu late BIOS check sum
04 Test CMOS RAM in ter face and ver ify bat tery power status
05 Ini tial ize chips: DMA, co proc es sor, timer, page reg is ters; ini tial ize
EISA ex tended reg is ters
06 Test mem ory re fresh tog gle
07 Set up low mem ory, run OEM chipset ini tiali za tion rou tines, clear par ity,
test lower 256K mem ory and par ity
08 Setup in ter rupt vec tor ta ble
09 Test CMOS RAM check sum and load de faults if er ror de tected
0A Ini tial ize key board and set num lock
0B Ini tial ize video in ter face ac cord ing to CMOS
0C Test video mem ory and dis play screen sign- on
0D OEM spe cific — ini tial ize spe cial chipset and cache con trol ler
0F Test DMA con trol ler 0
10 Test DMA con trol ler 1
11 Test DMA page reg is ters
14 Test 8254 timer
15 Verify 8259 in ter rupt con troller chan nel 1
16 Verify 8259 in ter rupt con troller chan nel 2
17 Test stuck 8259 in ter rupt bits
18 Test 8259 func tion al ity
19 Test stuck NMI
1F Set EISA mode — check EISA con figu ra tion mem ory check sum
20 Ini tial ize and en able EISA slot 0 (sys tem board)
21- 2F Ini tial ize and en able EISA slots 1 - 15
30 Size base mem ory from 256K to 640K and ver ify in teg rity
31 Test ex tended mem ory above 1 Mb
32 If EISA mode flag is set, test EISA mem ory on bus
3C Ver ify CPU can en ter and exit pro tected mode
3D De tect mouse and ini tialize
3E Ini tial ize cache con trol ler ac cord ing to CMOS
3F Enable shadow RAM ac cord ing to CMOS setup
41 Ini tial ize floppy disk drive con trol ler and drives
42 Ini tial ize hard disk drive con trol ler and drives
43 De tect and ini tial ize se rial ports
44 De tect and ini tial ize par al lel ports
45 De tect and ini tial ize co proc es sor
46 Print the setup mes sage and en able setup
47 Set speed for boot- up pro cess
4E Re boot if manu fac tur ing POST LOOP pin is set
4F Pass word check
50 Write all CMOS RAM val ues back to CMOS RAM and clear screen
51 Pre boot — en able NMI, par ity and cache
52 Ini tial ize any op tion ROMs avail able
53 Ini tial ize time value at ad dress 40 of BIOS RAM area
63 Boot at tempt: set low stack and boot by call ing INT 19
B0 Spu ri ous in ter rupt oc curred in pro tected mode
B1 Un claimed NMI: dis play ‘‘Press F1 to dis able NMI, F2 to boot’’
BF Program chipset: called by POST 7 from CT ta ble
C0 OEM spe cific — turn on/off cache
C1 OEM spe cific — test for mem ory pres ence and size on- board mem ory
C2 OEM spe cific — ini tial ize board and turn on shadow and cache
C3 OEM spe cific — turn on ex tended mem ory DRAM se lect and
initial ize RAM
C4 OEM spe cific — han dle dis play/video switch to pre vent er rors
C5 OEM spe cific — fast gate A20 han dling
C6 OEM spe cific — cache rou tine for set ting re gions
C7 OEM spe cific — shadow video/sys tem BIOS af ter mem ory test
C8 OEM spe cific — han dle spe cial speed switch ing
C9 OEM spe cific — han dle nor mal shadow RAM op era tions
FF Boot up se quence or dis play no boot de vice avail able
La siguiente es una lista de errores de código para chips Phoenix BIOS de 1994
en adelante. Todos los errores de códigos son mostrados en formato de números
hexadecimales.
Descripción de códigos :
Nota: los siguientes códigos son para bloque de boot en Flash ROM
E0 In ti al ize Chipset.
E1 Ini tial ize the Bridge.
E2 Ini tial ize the CPU.
E3 Ini tial ize sys tem timer.
E4 Ini tial ize sys tem I/O.
E5 Check Force re cov ery boot.
E6 Check sum BIOS ROM.
E7 Go to BIOS.
E8 Set Huge seg ment.
E9 Ini tial ize Multi Proc essor.
EA Ini tial ize OEM spe cial mode.
EB PIC and DMA Init.
EC Ini tial ize mem ory type.
ED Ini tial ize mem ory size.
EE Shadow Boot block.
EF Sys tem mem ory test.
F0 In ter rupt vec tors.
F1 RTC Ini tiali za tion.
F2 Ini tial ize video.
F3 Ini tial ize Sys tem Man age ment Mode.
F4 Beep one beep be fore boot.
F5 Boot to mini DOS.
F6 Clear Huge Seg ment.
F7 Boot to full DOS.
A. Main boards compatibles con procesador Athlon xp: 1.1 GHz – 2.2 GHz, bus del
sistema 266 MHz y Duron 1 ghz – 1.3 ghz, bus del sistema 200 Mhz.
Board PC chips M810 genérica, slot DIMM 168 pines, SDRAM, PC 100
MHz,PC 133 MHz .
Board MSI KT3 ultra around, slot DIMM 184 pines, SDRAM DDR 266 MHz.
B. Main boards compatibles con procesador intel pentium IV: 1.4 GHz – 2.53 GHz
Bus del sistema 400 MHz / 533 MHz.
Board intel 850, slot RIMM 184 pines, RDRAM, PC 400 MHz, PC 600 MHZ,
PC 800 MHz.
Board PC chips 935, slot DIMM 168 pines, SDRAM, PC 133 MHz o slot
DIMM 184 pines, SDRAM DDR 266 MHz.
Board PC chips 925, slot DIMM 168 pines, SDRAM, PC 133 MHz o slot
DIMM 184 pines, SDRAM DDR 266 MHz.
C. Main boards compatibles con procesador intel pentium III: 650 MHz – 1.33 GHz,
bus del sistema 100 MHZ / 133 MHz.
Board PC chip 758, slot DIMM 168 pines, SDRAM, PC 100 MHz, PC 133
MHz.
Board PC chip 757, slot DIMM 168 pines, SDRAM, PC 100 MHz, PC 133
MHz.
Board PC chip 756, slot DIMM 168 pines, SDRAM, PC 100 MHz, PC 133
MHz.
Board PC chip 755, slot DIMM 168 pines, SDRAM, PC 100 MHz, PC 133
MHz.