Documentos de Académico
Documentos de Profesional
Documentos de Cultura
TestArquiPrimeraConvocatoria2020 2021
TestArquiPrimeraConvocatoria2020 2021
a) Superescalar
b) VLIW
c) Supersegmentado
d) Supervectorial
8) Si comparamos las arquitecturas RISC frente a CISC ¿Cuál de las siguientes afirmaciones
es falsa?
a) La decodificación en un CISC es mas compleja que en un RISC
b) En un CISC los operandos de una instrucción pueden ser posiciones de
memoria
c) El ciclo de reloj de un RISC no puede ser mas pequeño que un CISC
d) Los RISC tienen mayor número de registros máquina
9) SPEC son
a) Kernels de aplicaciones
b) Benchmark suite
c) Benchmark sintéticos
d) Microbenchmark
10) En un procesador de tipo DLX-MIPS RISC, ¿en qué etapa se actualiza el contador del
programa en una instrucción de salto condicional?
a) En la etapa ID
b) En la etapa EX
c) En la etapa MEM
d) En la etapa WB
11) En un procesador de tipo DLX-MIPS RISC, ¿en qué etapa se accede a ….. de saltos?
a) En la IF y en la MEM
b) En la IF y en la WB
c) En la IF y en la EX
d) Solo en la ID
12) ¿Dónde se puede encontrar el controlador de memoria?
a) En el Procesador y en el Northbridge
b) En el Procesador y en el Southbridge
c) Solo en el Procesador
d) En el Northbridge y en el Southbridge
13) ¿Qué tipo de técnica no se puede utilizar en un procesador para reducir las paradas
(stalls) por el conflicto entre las instrucciones multiciclo I1 e I2 del siguiente fragmento
de código?
I1 DIV R2, R3, R4
I2 DIV R5, R6, R7
a) Duplicar las unidades funcionales
b) Segmentar las unidades funcionales
c) Poner estaciones de reserva
d) Utilizar ventanas de registros
14) Señale la respuesta falsa. ¿Cuál de las siguientes características representa a una celda
DRAM frente a una SRAM?
a) Mayor densidad
b) Mayor coste por bit
c) Más lenta
d) Almacena la información como una carga en un condensador