(optimización del rendimiento del Sistema)

Parte I
Integrantes:
01.Definicion
El CPU o Central Processing Unit (Unidad de Procesamiento Central en castellano) es el núcleo
de toda computadora ya que es la que cumple la tarea de procesamiento de todas las
funciones así como también de almacenamiento de la información.
02. Características de la TAXONOMIA DE FLYNN
: 01
SISD:(Single Instruction Single Data)
Esta clasificación se refiere a las computadoras
tradicionales y secuenciales en las cuales una instrucción
a la vez se ejecuta sobre un único dato cada ciclo de reloj.
Los datos en cuestión se almacenan en una única memoria
en la cual se usan técnicas como la segmentación para
evitar errores de fragmentación interna. Un ejemplo
sencillo de estas computadoras son los antiguos
mainframe basados en la arquitectura de Von-Neumann.
03
SIMD:(Single Instruction Multiple Data)
Esta arquitectura representa la ejecución de una misma
instrucción sobre un conjunto de datos. La misma es
comúnmente vista en ciclos de programación que
ejecutan una misma instrucción una y otra vez sobre
datos de un arreglo o conjunto de datos. En la
arquitectura SIMD estos datos son procesados por
múltiples CPU que ejecutan la misma instrucción sobre
una parte del conjunto o arreglo, cada uno, hasta llegar a
procesar la totalidad de los mismos.
02
MISD:(Multiple Instruction Single Data)
Arquitectura que se refiere a múltiples instrucciones
ejecutándose sobre un único dato. Comúnmente se
considera esta arquitectura poco práctica ya que en
tiempo de ejecución la efectividad del paralelismo
requiere un múltiple flujo de datos y, además, el
acceso concurrente a un mismo dato en memoria
puede ocasionar que un CPU tenga que esperar a que
el recurso(dato) esté disponible para poder acceder
a él
04
MIMD:(Multiple Instruction Multiple Data)
Esta arquitectura representa a un conjunto de
instrucciones que se ejecutan sobre un conjunto
múltiple de datos. La misma es muy usada hoy en día
para explotar el paralelismo ya sea con memoria
distribuida y memoria compartida o híbridos como
los clústers de computadoras. Muchos
multiprocesadores modernos(como los de la
tecnología Core i de Intel) entran en esta
clasificación.[2]
 TAXONOMIA DE
Cuadro sinóptico de FLYNN
la TAXONOMIA DE
FLYNN: Es una clasificación para las computadoras con arquitectura paralela,
propuesta por el profesor emérito de la Universidad de Stanford Michael J.
Flynn, de la cual clasifica a las mismas atendiendo a la cantidad de
instrucciones y flujo de datos concurrentes en un instante de
procesamiento.

SISD (Single Instruction
Single Data)
los datos en cuestión se
almacenan en una única
memoria en la cual se usan
técnicas como la segmentación
para evitar errores de
fragmentación interna.
MISD (Múltiple Instruction
Single Data)
Comúnmente se considera esta
arquitectura poco practica ya
que en tiempo de ejecución de
efectividad del paralelismo
requiere un múltiple flujo de
datos.
SIMD (Single Instruction
Múltiple Data)
En la arquitectura SIMD estos
datos son procesados por
múltiples CPU que ejecutan la
misma instrucción.
MIMD (Múltiple Instruction
Múltiple Data)
Esta arquitectura representa a
un conjunto de instrucciones
que se ejecutan sobre el
conjunto múltiple de datos .
03 Características de la TAXONOMIA DE SHORE
: La taxonomía de Shore clasifica los
computadores por la estructura del
hadware (Unidad de control de proceso
y memoria de datos e Instrucciones).
Existen tres métodos para considerar la
estructura de memoria de un
multiprocesador:

01 En un multiprocesador con memoria

físicamente compartida
02 Los multiprocesadores con memoria
lógicamente compartida
03 En un multiprocesador de memoria distribuida
 TAXONOMIA DE
Cuadro sinóptico de SHORE
la TAXONOMIA DE
SHORE: Al igual que la de Flynn, clasifica los computadores en función del numero de
elementos; pero mientras que la taxonomía de Flynn pretende clasificarlos
por la organización del software (instrucciones y datos), la clasificación de
Shore lo hace por la estructura del hardware (unidad de control, unidad de
proceso y memoria de datos e instrucciones). Por lo tanto la aparición de
paralelismo dentro de cada uno de estos componentes no se valora.

MEMORIA FISICAMENTE MEMORIA LOGICAMENTE MEMORIA DISTRIBUIDA

COMPARTIDA COMPARTIDA Cada procesador tiene su
Todas las memorias comparten Cada procesador tiene una propia memoria. No tienen
una memoria común. Se memoria local. Memoria acceso directo a la memoria.
comunican mediante valores en físicamente distribuida, los
la memoria compartida. procesadores tiene acceso
directo.
 04 Tabla comparativa
Arquitectura Von Neumann
Conocida como modelo de Von Neumann o arquitectura
de computadoras basada en la descrita en 1945 por el
matemático y físico John Von Neumann y otros, en el
primer borrador de un informe sobre el EDVAC.
Arquitectura Harvard
El termino proviene de la computadora
Harvard Mark I, que almacenaba las
instrucciones en cintas perforadas y los
datos en interruptores.
VON NEUMANN Tabla comparativa
Características
Se caracteriza por disponer de una sola memoria principal
donde se almacenan datos e instrucciones de forma
indistinta. A dicha memoria se accede a través de un sistema
de buses único (direcciones, datos y control).
Diferencias
 Un solo bus de datos comunica.
 Es la mas utilizada aunque es mas lenta.
 No se pueden realizar operaciones
simultáneamente.
Aplicaciones
Es la más utilizada en PC, consolas, tabletas y teléfonos
móviles a día de hoy. Dado que todos ello se encuentran
organizados entre ellos usando una serie de tipos de
componentes en común.
HARVARD
Se caracteriza de disponer dos memorias independientes una,
que contiene solo instrucciones y otra, solo datos. Ambas
disponen de sus respectivos sistemas de buses de acceso y es
posible realizar operaciones de acceso (lectura o escritura)
simultáneamente en ambas memorias.
 Son dos buses independientes.
 Mayor velocidad aunque no es tan utilizada .
Las máquinas de arquitectura Harvard relativamente puras se utilizan
principalmente en aplicaciones cuyas compensaciones, como los
costes y el ahorro de energía de la omisión de caché, superan las
desventajas de programación que vienen con tener espacios de
direcciones de código y datos diferentes.
 05. Set de instruciones
RISC (Reduced Instruction Set Computer).
RISC (del ingles: Reduced Instruction Set Computer), en
español computador con conjunto de instrucciones
reducidas, es un tipo de diseño de CPU generalmente
utilizado en microprocesadores o microcontroladores.
VLIW (Very Long Instruction Word).
Esta arquitectura de CPU implementa una forma
de paralelismo o nivel de instrucción. Es similar a
las arquitecturas superescalares, ambos usan
varias unidades funcionales (por ejemplo varios
ALUs, multiplicadores, etc) para lograr el
paralelismo.
ORIGEN
CISC (Complex Instruction Set Computer).
La tecnología de CISC, nació de la mano de Intel, creador en 1971 del primer
microchip que permitía el nacimiento de la informática personal. Mas
concretamente, seria en 1972 cuando aparecía el 8080, primer chip capaz de
procesar 8 bits, suficiente para representar números y letras con la posibilidad
de colocar todos los circuitos en un solo chip y la capacidad de manejar
números y letras nacería la cuarta generación de ordenadores, conocido como
PC u ordenadores personales.
EPIC (Explicitly Parallel Instruction Computing).
Procesamiento de instrucciones explícitamente en paralelo (del
ingles EPIC: Expliciitly parallel instruction computing) es un
paradigma de programación que comenzó a investigarse a
principios de los años 80 y se convirtió en una patente
estadounidense 4.847,755 (Gordon Morrison, et. Al).
Set de instruciones
RISC (Reduced Instruction Set Computer).
 Conjunto de instrucciones reducido y simple
 Arquitectura load/store
 Pocos modos simples de direccionamiento
 Pocos tipos de datos soportados
 Gran número de registros de propósito general
 Formatos de instrucción simples y uniformes
 Longitud de instrucción fija
VLIW (Very Long Instruction Word).
Los procesadores con arquitecturas VLIW se caracterizan como su nombre
indica, por tener juegos de instrucciones muy simples en cuanto a número de
instrucciones diferentes, pero muy grandes en cuanto al tamaño de cada
instrucción. Esto es asi porque en cada instrucción se especifica el estado de
todas y cada una de las funcionales del sistema, con el objetivo de simplificar
el diseño del hardware al dejar todo el trabajo de planificar el código en
manos del programador/compilador, en oposición a un procesador
superescalar, en el que es el hardware en tiempo de ejecución el que
planifica las instrucciones.
CARACTERISTICAS
CISC (Complex Instruction Set Computer).
 Gran cantidad de instrucciones y modos de direccionamiento
 Instrucciones complejas y de longitud variable
 Soporta gran cantidad de tipos de datos
 Implementación de instrucciones de alto nivel lo más directamente
posible
 Compatibilidad con miembros anteriores de la familia
EPIC (Explicitly Parallel Instruction Computing).
Integra características de RISC y VLIW. <br> - Uso de
instrucciones muy largas con múltiples operaciones,
pero con dependencias explícitas entre ellas. <br> -
Mayor cantidad de registros y pipeline de
instrucciones optimizado. <br> - El compilador es
más complejo.s
06. ACCESO A LA MEMORIA DEL SISTEMA EN PROCESADORES DE
LA FAMILIA INTEL 80X86, MEDIANTE:
SEGMENTACION DE MEMORIA (SEGMENTATION)
Sistema de gestión de memoria en un sistema operativo.
La segmentación es una técnica de gestión de memoria que pretende acercarse
mas al punto de vista del usuario. Los programas se desarrollan, generalmente en
torno a un nucleo central (principal) desde el que se bifurca a otras partes
(rutinas) o se accede a zonas de datos (tablas, pilas, etc).
 PAGINAMIENTO (PAGING)
Prácticamente el único mecanismo que se usa hoy en día para implementar espacios de
direcciones virtuales es paginamiento. En este mecanismo una pagina es un bloque de memoria
de tamaño fijo y potencia de 2 (típicamente 4 KB u 8 KB). La idea es que el espacio de
direcciones virtuales y el espacio de direcciones reales se particionan en paginas del mismo
tamaño.
 07. tecnologías, utilizadas para implementar la decodificación (DECODE) de
instrucciones) en la Unidad de Control (U.C.) de los microprocesadores:
TECNOLOGIA DE MICROCÒDIGO
(Microcode Emulation)
El microcódigo es un conjunto de microinstrucciones
de un microprograma que componen el cronograma de
una instrucción, dentro del nivel mas interno de
programación, rozando la frontera entre hardware y
software.

TECNOLOGÍA RANDOM LOGIC

(lógica cableada – hardwired logic)
La tecnología random logic, se construye con puertas lógicas
utiliza decodificadores, cerraduras, contadores y la lógica de
otros dispositivos para mover la información y operar en esos
datos.
El enfoque de la random logic tiene la ventaja de que es posible
diseñar CPUs mas rápidas, son mas rápidas que las velocidades
de memoria típica..
 08. Procesamiento de instrucciones en paralelo
(Parallel Processing).
Es un proceso empleado para acelerar el tiempo de ejecución de un programa dividiéndolo en múltiples trozos que se
ejecutaran al mismo tiempo, cada uno en su propios procesadores.
El procesamiento en paralelo se basa principalmente en multiprocesadores fuertemente acoplados que cooperan para la
realización de los procesos.

Sus características son:

•Posee dos o más procesadores de uso general similares y de capacidades comparables.
•Todos los procesadores comparten el acceso a una memoria global
•También puede utilizarse algunas memorias locales (privadas como la cache).

El procesamiento paralelo implica una serie de dificultades a nivel programación de software la ventaja de el
procesamiento en paralelo es ejecuta procesos en donde cada procesador se encargar de uno u otro y aceleran de esta
forma el calculo.
Procesamiento de instrucciones en paralelo
(Parallel Processing).
 09. PIPELINE
(Superposición en la ejecución de múltiples instrucciones -
Overlapping the Execution of Multiple Instructions).

La arquitectura en pipeline (basada en filtros)

consiste en ir transformando un flujo de datos en un
proceso comprendido por varias fases secuenciales,
siendo la entrada de cada una la salida de la anterior.
Esta arquitectura es muy común en el desarrollo de
programas para el interprete de comandos, ya que se
pueden concatenar comandos fácilmente con tuberías
(pipe). También es una arquitectura muy natural en el
paradigma de programación funcional, ya que equivale
a la composición de funciones matemáticas.
10. Problemas asociados con el uso de PIPELINE
(tuberías o segmentación) y SUPERPIPELINE.
Pipeline (tuberas o segmentación) y Superpipeline son estrategias para mejorar el rendimiento de los
procesadores al permitir la ejecución de varias instrucciones en paralelo. Sin embargo, estas técnicas
también presentan algunos problemas y son los siguientes:

01 Profundidad del 03 Ramificados

pipeline (Pipeline depth)
Es una técnica para ejecutar
varias instrucciones al mismo
tiempo en un procesador de
computadora.
02 Dependencias de
los datos (Data
dependencies),
La dependencia de datos se
produce cuando una instrucción
necesita el resultado de otra
instrucción anterior antes de
poder continuar.
(Branching)
Es el proceso de creación
02 Stalls in a Pipeline o
de una tubería con
Hazards (Peligros de
múltiples ramas, donde
tuberías)
se ejecutan diferentes
Es un retraso en la ejecución
partes de la tubería en
de una instrucción para
función de ciertas
resolver una posible colisión
condiciones o criterios.d
o conflicto en la lectura de
los registros de memoria.
11 características y problemas asociados con la operación superescalar (superscalar
operation) de un procesador (ejecución de instrucciones en paralelo).
La operación superescalar en un procesador que permite la ejecución paralela de instrucciones. Esto se logra al
tener múltiples instrucciones en paralelo por ciclo de reloj en un solo núcleo del procesador.
Algunas de sus características son:
 Ejecución especulativa.
 Ejecución fuera de orden.
 Varios puertos de ejecución.
 Renombramiento de registros.
 Buffer de instrucción.
 12 diferencia entre Paralelismo en las Instrucciones y
Paralelismo de la Máquina en una Operación Superescalar
En una operación superescalar, se busca aprovechar el
paralelismo que existe en el conjunto de instrucciones
para ejecutar varias instrucciones en paralelo en un solo
ciclo de reloj.
01 Paralelismo en las 02 Operaciones
instrucciones superescalar
Se refiere a la Se busca principalmente
capacidad de ejecutar explotar el paralelismo en las
múltiples instrucciones, es decir,
ejecutar en paralelo dos o
instrucciones en
más instrucciones si no
paralelo si no tienen dependencias entre sí,
dependen una de otra. con el objetivo de mejorar el
rendimiento del procesador.
 13. Las tres técnicas de hardware que se pueden usar en un
PROCESADOR SUPERESCALAR para aumentar sus prestaciones
Es importante tener en cuenta que estas técnicas se utilizan de manera conjunta en los procesadores modernos y que su
rendimiento depende también de la efectividad de otros circuitos, como el cache y la memoria principal. Las técnicas de
hardware que se pueden utilizar en un procesador superescalar para aumentar sus prestaciones son las siguientes:
01 Duplicacion de datos 02 Emisión desordenada
Consiste en agregar Esta técnica implica
unidad de ejecución y emitir instrucciones
registro adicional para fuera de orden para
que las instrucciones aprovechar mejor los
puedan ser procesadas recursos del
simultáneamente. procesador.
03 Renombramiento de Registros
Para aumentar sus prestaciones es el
renombramiento de registros, que es
una técnica de ejecución fuera de
orden. .
14. Políticas de Emisión de Instrucciones de los
procesadores superescalares:
01 Emisión en orden y 02 Emisión en orden y
finalización en orden finalización desordenada
La política de emisión en orden y La política de emisión en orden y
finalización es una de las finalización desordenada es una
metodologías que se utilizan en de las políticas de emisión de
los procesadores superescalares instrucciones utilizadas en
para ejecutar múltiples algunos procesadores
instrucciones en paralelo. superescalares.
01 Emisión desordenada y finalización
desordenada.
La emisión desordenada permite que las
instrucciones sean emitidas sin seguir
necesariamente su orden en el programa.
15. Multiprocesamiento de Instrucciones
(MULTIPROCESSING)
 ¿En qué consiste el
Multiprocessing?
Es una técnica utilizada en arquitecturas de
hardware de computadoras que permite procesar
múltiples instrucciones en paralelo utilizando varios
procesadores o núcleos.

Esto significa que el sistema puede realizar varias

tareas al mismo tiempo, lo que mejora el
rendimiento general del sistema.

Además de la ejecución en paralelo de

instrucciones, también se pueden utilizar diferentes
técnicas de división de trabajo en sistemas
multiprocesadores.
 16 . Modos de direccionamiento (acceso a la
memoria) para procesadores Intel 80x86
Implícito Inmediato
La instrucción no especifica una dirección, sino que La instrucción contiene el valor de los datos
utiliza una posición predefinida, tal como el registro requeridos en sí misma.
de la pila.
Ejemplo: Ejemplo:
PUSH AX ; apila el valor de AX en la pila MOV AX, 2 ; mueve el valor 2 a la posición
POP CX ; desapila el valor de la pila y lo de memoria especificada por AX
copia en CX

Por Registros
Ejemplo:
La instrucción contiene la dirección de la memoria MOV AX, [1234h]; mueve el valor
donde se encuentran los datos. almacenado en la dirección de memoria
1234h a AX

Directo
La instrucción contiene la dirección de la memoria
donde se encuentran los datos.
Directo Mediante Registros
La instrucción contiene la dirección de un registro
que a su vez contiene la dirección donde se
encuentran los datos.
Relativo a Base
En este modo de direccionamiento, se utiliza una dirección
base y un desplazamiento para calcular la dirección del
operando.
Ejemplo:
MOV AX, [1234h]; mueve el valor
almacenado en la dirección de memoria
1234h a AX
Ejemplo:
MOV BX, 1234h
MOV AX, [BX]; mueve el valor almacenado
en la dirección de memoria 1234h a AX
Ejemplo:
La instrucción "MOV AX, [BX+2]" que se
utiliza para mover el valor contenido en la
dirección de memoria apuntada por BX más
un desplazamiento de 2 al registro AX.

Directo Indexado
En este modo de direccionamiento, se utiliza un
registro de índice y una dirección base para calcular
la dirección del operando.
Indexado Relativo a Base
En este modo de direccionamiento, se utiliza una
dirección base, un registro de índice y un
desplazamiento para calcular la dirección del
operando.
Direccionamiento de Cadenas
Este modo de direccionamiento se utiliza para
operaciones en cadenas de caracteres.
Ejemplo:
La instrucción "MOV AX, [SI+1000h]" que se
utiliza para mover el valor contenido en la
dirección de memoria apuntada por el
registro de índice SI más una dirección base
de 1000h al registro AX.
Ejemplo:
La instrucción "MOV AX, [BX+SI+2]" que se
utiliza para mover el valor contenido en la
dirección de memoria apuntada por BX más
el registro de índice SI más un
desplazamiento de 2 al registro AX.
Ejemplo:
Las operaciones de búsqueda o
comparación. En este caso, se utiliza el
registro SI como índice y el registro DI como
apuntador a la cadena. Por ejemplo, la
instrucción "REP”
 17. Funcionamiento de un Procesador
Modo Real (real-address mode)
La instrucción contiene la dirección de un registro que a
su vez contiene la dirección donde se encuentran los
datos.

El procesador no tiene control de acceso a los

recursos del sistema y el programa tiene
acceso libre a todas las áreas de la memoria.

Esto hace que el modo real sea menos seguro que

el modo protegido, pero permite un acceso
más rápido a los recursos del sistema.
Modo Protegido (protected mode)

El procesador se ejecuta con una mayor seguridad y

protección de memoria, permitiendo la ejecución de
múltiples procesos simultáneamente.

El modo protegido ofrece mayor seguridad y protección

de memoria para los procesos en ejecución y promueve
la separación de privilegios y la seguridad del sistema.

Además, el modo protegido permite la ejecución de

código en modo usuario y modo núcleo (kernel mode), lo
que promueve la separación de privilegios y la seguridad
del sistema.
 Modo Gestión del Sistema (system management mode)
El procesador de un ordenador opera en modo
privilegiado, también conocido como modo kernel o
modo supervisor.

En este modo, el procesador tiene acceso total a los

recursos del sistema, incluyendo la memoria y los
dispositivos de entrada y salida.

El modo gestión del sistema es el modo en el que el

procesador de un ordenador opera en condiciones de
máxima potencia, para obtener y gestionar los recursos
del sistema operativo en su totalidad y de forma óptima.
 18. Explique la diferencia de las especificaciones de acceso
a memoria little- endian y big-endian.
Little- endian
En un sistema little-endian, el byte menos significativo
de los datos se almacena primero, seguido del siguiente
byte menos significativo, y así sucesivamente, y el byte
más significativo se almacena en último lugar.

En un sistema little-endian, primero debe leer/escribir

el byte menos significativo..
Big-endian.
En un sistema big-endian, el byte más significativo se
almacena primero, seguido del siguiente byte más
significativo, y así sucesivamente, y el byte menos
significativo se almacena en último lugar.

En un sistema big-endian, el programa debe leer o

escribir primero el byte más significativo de un tipo de
datos de varios bytes
UNIVERSIDAD AUTÓNOMA DEL BENI “JOSE BALLIVIAN”
FACULTAD INGENIERÍA Y TECNOLOGÍA
Carrera Ingeniería de Sistemas

ARQUITECTURAS
INTEL IA-32, IA-64
ARM y ATMEL

PARTE II
Integrantes:
 19.Describa Los Siguientes Elementos De La
Arquitectura Interna De Procesador 80386

Bus Interface Unit (Unidad de interfaz de bus)

La unidad de interfaz de bus o BIU tiene un bus de datos
bidireccional de 32 bits,

la BIU genera señales (de acuerdo con la prioridad)

para activar el bus de datos y direcciones a fin de
recuperar los datos de la dirección deseada.

La BIU conecta los dispositivos periféricos a través de

la unidad de memoria y también controla la interfaz de
los buses externos con los coprocesadores.
 Code Prefetch Unit (Unidad de captura previa de código)

Esta unidad recupera las instrucciones almacenadas en

la memoria haciendo uso de los buses del sistema.

Cada vez que el sistema genera una necesidad de

instrucción, la unidad de captación previa de código
obtiene esa instrucción de la memoria y la almacena en
una cola de captación previa de 16 bytes.

Esta unidad obtiene las instrucciones por adelantado y

la cola almacena estas instrucciones
 Instruction Decode Unit (Unidad de decodificación de instrucciones)
• Sabemos que las instrucciones en la memoria se • Básicamente, el decodificador cambia el código de
almacenan en forma de bits. Entonces, esta unidad lenguaje de máquina a lenguaje ensamblador y lo
decodifica las instrucciones almacenadas en la cola transfiere al procesador para su posterior
de captación previa. ejecución.

Execution Unit (Unidad de Ejecución):

• Las instrucciones decodificadas se almacenan en la
cola de instrucciones. Por lo tanto, estas
instrucciones se proporcionan a la unidad de
ejecución para ejecutar las instrucciones.
• Esta unidad tiene una ALU de 32 bits, que realiza la
operación sobre datos de 32 bits en un ciclo. Además,
consta de 8 registros de propósito general y 8 de
propósito especial.
 Control Unit (Unidad de control)
Contiene microcódigo y hardware paralelo para
multiplicar, dividir y calcular rápidamente direcciones
efectivas.
Data Unit
Realiza las operaciones de datos solicitadas por la
unidad de control.
Protection Test Unit
La unidad de prueba de protección verifica las
violaciones de segmentación bajo el control del
microcódigo.
Segmentation Unit
• Contiene microcódigo y hardware paralelo para
multiplicar, dividir y calcular rápidamente
direcciones efectivas.
• Ofrece un mecanismo de protección para proteger
el código o los datos presentes en la memoria de
los programas de aplicación.
Paging Unit
Opera solo en modo protegido y cambia la dirección
lineal a una dirección física.
La unidad de paginación admite multitarea. Esto es así
porque no se requiere la memoria física para contener
todo el segmento de ninguna tarea.
20. El 80386 introduce el concepto de Unidad de Gestión
de Memoria (del inglés Memory Management Unit, MMU).

Unidad de Gestión de Memoria (MMU)

Es el hardware físico que maneja sus operaciones de
memoria virtual y almacenamiento en caché.

Todas las entradas de solicitud de datos se envían a la

MMU, que a su vez determina si los datos deben
recuperarse del almacenamiento RAM o ROM.
Entre las funciones de este dispositivo se encuentran la
traducción de las direcciones lógicas (o virtuales) a
direcciones físicas (o reales), la protección de la
memoria, el control de caché y, en arquitecturas de
computadoras más simples (especialmente en sistemas
de 8 bits), bank switching.
 21. ¿Cuál fue el mayor aporte del microprocesador Intel
80486 DX respecto a las generaciones de
microprocesadores anteriores?
Unidad de ejecución La unidad de ejecución está mejorada con lo que se
necesita un sólo ciclo de reloj para las instrucciones
más frecuentes.

Unidad de segmentación Incluye los registros de segmento, los cachés de

información de descriptores y la lógica de protección.
No tiene diferencias con respecto al 80386.

Unidad de punto flotante Incluye ocho registros de punto flotante de 80 bits y la

lógica necesaria para realizar operaciones básicas, raíz
cuadrada y trascendentes de punto flotante.
 22 . Explique las características (tipos y tareas) de los
Coprocesadores Matemáticos o Unidades de Punto Flotante
(x87 FPU) de un microprocesador típico.
Se originó como una extensión del conjunto de
instrucciones del 8086 en la forma de un
coprocesador opcional de coma flotante que trabajó
en paralelo con el correspondiente CPU x86

El coprocesador matemático puede encargarse de

operaciones como la aritmética de punto flotante,
gráficos, procesamiento de señales, procesamiento
de cadenas, encriptación, del filtro de Savitzky–
Golay (método para cálculo de derivadas), etc.
Inclusión de un registro en el que se almacena el
último resultado obtenido para que pueda usarse
como operador en la siguiente operación, con objeto
de reducir la cantidad de ciclos de escritura-
lectura.
 23 . Describa la Arquitectura Interna de un
microprocesador PENTIUM Intel.
Unidad de enteros superescalar
Esto significa que en su interior hay más de una unidad
de ejecución dedicadas a realizar las mismas funciones.
Pentium tenemos dos unidades de enteros de 32 bits
que operan en paralelo. Ambas constan de una
segmentación de instrucciones de cinco etapas:
Prefetch de instrucciones, Decodificación, Cálculo de la
dirección efectiva, ejecución y escritura de los
resultados. .
Funcionamiento del Pipeline
Permite ejecutar dos instrucciones al mismo tiempo en
cada unidad de ejecución. El pipeline que se utiliza en el
Pentium es de cinco etapas, como lo hacían los
procesadores más antiguos de intel, como el 486.
Existen dos unidades de ejecución dedicados
respectivamente a cada uno de los pipelines. Cada
unidad de ejecución maneja un conjunto de registros,
cuando se finaliza el resultado de un cómputo, la
información es escrita en estos registros. Existen dos
unidades de ejecución dedicados respectivamente a
cada uno de los pipelines. Cada unidad de ejecución
maneja un conjunto de registros, cuando se finaliza el
resultado de un cómputo, la información es escrita en
estos registros.
 Unidades de memoria cache.
La memoria caché está dividida en dos subsistemas de
memoria en dos subsistemas de memoria caché
totalmente independientes. Ambos son del mismo
tamaño, ocho Koctetos. Uno se dedica a almacenar las
instrucciones y el otro, los datos.
Así pues, tenemos dos memorias caché, una para código
y otra para datos.
Unidad de coma flotante
Incorpora un cauce segmentado de instrucciones de
ocho etapas, que permite obtener resultados partiendo
de instrucciones de coma flotante en cada ciclo de reloj
Las cuatro primeras etapas son las mismas que se
poseen las unidades de enteros. La quinta y la sexta,
corresponden a la ejecución de las instrucciones de
coma flotante. La séptima etapa se encarga de escribir
el resultado en los registros adecuados y la octava
realiza el informe de posibles errores que se hayan
producido.
 24. ¿Qué es la microarquitectura de un
microprocesador?
Es el diseño fundamental de un microprocesador. El diseño microarquitectura presta más atención a
Incluye las tecnologías utilizadas, los recursos y los las restricciones que a la capacidad. Una decisión de
métodos por los cuales el procesador está diseñado diseño de microarquitectura afecta directamente lo
físicamente para ejecutar un conjunto de que entra en un sistema; presta atención a
instrucciones específico (ISA o arquitectura del cuestiones como:
conjunto de instrucciones).
Actuación
Área de chips / costo
Complejidad lógica
Facilidad de depuración
Testabilidad
El consumo de energía
Fabricabilidad
25 . Tabla comparativa de las características
más importantes de las Arquitectura IA-32
(Intel Architecture-32) y la Arquitectura Intel®
IA-64 (Instruction Arquitecture-64).
25.Explique las características
01 Set de Instrucciones de
Propósito General de un equipo
actual de la familia Intel 80x86.
incluye instrucciones para
operaciones aritméticas básicas,
lógicas y de comparación,
transferencia de datos, control de
flujo, entre otras.
03 extensiones del set de
Instrucciones SSE
Permite realizar operaciones de
procesamiento de multimedia en
paralelo y de forma más eficiente
en el procesador. Incluye un
conjunto de instrucciones
optimizadas para procesamiento
de imagen, sonido y vídeo..
02 la Tecnología y Set de
Instrucciones INTEL®
MMX™
fueron introducidas a partir de la
Arquitectura IA-32 y permiten
realizar operaciones en paralelo
en datos de punto flotante y
enteros mediante el uso de
vectores. Las diferentes versiones
de SSE (SSE. SSE2, SSE3, SSSE3,
SSE4 y AESNI) agregan nuevas
instrucciones y mejoras en el
rendimiento.
04 Las extensiones del set de
instrucciones Intel® AVX
(Advanced Vector Extensions).
Agregan nuevas instrucciones para
operaciones de vector y mejoran el
rendimiento de las operaciones en
punto flotante.
05 Las extensiones del set de
instrucciones SSE de 128 y 256
bits.
Para realizar operaciones de
multiplicación-suma fusionadas
FMA (Fused Multiple-Add) permiten
realizar operaciones en paralelo
en vectores de 128 y 256 bits.
06 Las extensiones SMX (Safer Mode
Extensions) implementadas en las
arquitecturas IA-64 (Intel 64) e IA-32
Permiten aumentar la seguridad de los
sistemas mediante el aislamiento de
procesos y la prevención de ataques.
07 Las extensiones de manejo de
máquinas virtuales Virtual-Machine
Extensions (VMX)
Presentes en los modernos
procesadores de la Familia Intel 80x86
permiten la ejecución de múltiples
sistemas operativos en un mismo
equipo de manera eficiente.
26. características de la Tecnología HYPER-THREADING (multi-hilo ó
multi-hebra). El uso de un solo procesador físico que actúa como
múltiples procesadores lógicos
Hyper-Threading es una tecnología desarrollada por Intel para aumentar el rendimiento de los procesadores al
permitir que un solo procesador físico actúe como múltiples procesadores lógicos. Esto se logra mediante el uso de
múltiples hilos o hebras en el procesador.
Algunas características son:
 Aumento del rendimiento
 Mayor eficiencia energética
 Compatibilidad con software existente
 Reducción de la latencia
 Facilidad de implementación
La tecnología Hyper-Threading es una característica clave
de los procesadores modernos que permite a un solo
procesador físico actuar como múltiples procesadores
lógicos. Esta tecnología mejora el rendimiento del sistema,
la eficiencia energética y la capacidad de respuesta, y es
fácil de implementar en sistemas existentes.
 27. Describa las características de la MICRO
ARQUITECTURA INTEL
CORE (Intel® Core™ Microarchitecture)

Diseño multi-núcleo

Hyper-Threading

Cache compartida

Entre las características se encuentran: Controlador de memoria integrado

Conjunto de instrucciones mejorado

Ahorro de energía

Procesamiento de 64 bits
 28. Realizar un breve resumen (CARACTERÍSTICAS, INNOVACIÓN y
APORTE TECNOLÓGICO) de la evolución histórica de la Arquitectura IA-32 e
INTEL® 64
Intel 8086/88: Fue el Intel 80286: fue el primer Intel 80386: fue el primer Intel 80486-DX: fue el Intel Pentium, Pentium II,
primer procesador de la procesador de la familia procesador de la familia primer procesador de la Pentium III, Pentium Pro y Xeon:
familia x86. fue utilizado x86 en introducir el modo x86 en introducir una familia x86 en incluir una Estos procesadores
en la primera PC de IBM. protegido de memoria. arquitectura de 32 bits. unidad de coma flotante. introdujeron mejoras
significativas en la velocidad de
reloj, etc.

The Intel® Pentium® 4 The Intel Core™ Solo The Intel® Dual Core™: The Intel® Xeon® The Intel® Core™ 2 Duo y Core
Processor Family (2000- Processors (2006-2007): estos procesadores Processor 5100, 5200, 2 Quad Processor Family(2007):
2006): introdujo una introdujo la introdujeron la tecnologia 5300, 5400, 7400 Series: estos procesadores
arquitectura de pipeline microarquitectura Intel de procesamiento estos procesadores introdujeron la
más profunda, lo que Core, que se caracterizó multihilo, lo que permitió mejoraron microarquitectura Intel Core 2,
aumentó la velocidad del por un mejor rendimiento a un solo procesador significativamente el que mejoró significativamente
reloj. y un menor consumo. físico actuar como dos rendimiento y la el rendimiento y la eficiencia
procesadores lógicos eficiencia energética en energética en comparación con
los servidores la generación anterior.
empresariales.
 29. Describir los componentes de un Microprocesador Multinúcleo (Multi Core)
Núcleos de Procesamiento

Caché

Los componentes principales de un

Controlador de memoria
microprocesador multinúcleo
incluyen:
Interconexión

Controlador de E/S (Entrada/Salida)


30. Que función cumple el IGP
(Integrated Graphics Processor)
dentro del
microprocesador, y a que se llama
APU (Accelerated Processing Unit.
El IGP es un componente integrado dentro del
microprocesador que se encarga de procesar las
tareas gráficas en una computadora. A diferencia
de las tarjetas gráficas independientes, el IGP
comparte la memoria RAM del sistema y utiliza
parte de la capacidad de procesamiento del CPU
para llevar a cabo sus tareas.
Por otro lado, una APU es un tipo de
microprocesador que combina en un mismo chip el
CPU y el IGP.
31. Realizar una breve descripción de las características más importantes
en la evolución de las diferentes GENERACIONES de las familias de
MICROPROCESADORES MULTINUCLEO (Multicore) actuales
(contemporáneos).
b)Intel® Core™ i5 Processor Family: c) Intel® Core™ i7 Processor Family:
a) Intel® Core™ i3 Processor Family:
este procesador está diseñado para diseñado para ofrecer un alto
diseñado para ofrecer un buen
ofrecer un mejor rendimiento en tareas rendimiento en aplicaciones exigentes
rendimiento en aplicaciones de uso
más intensivas como la edición de video como la edición de video los juegos de
diario, este procesador cuenta con dos
y juegos de alta gama. última generación, este procesador
o cuatro núcleos y es adecuado para
cuenta con seis y ocho núcleos y una
usuarios que utilizan multimedia.
frecuencia de reloj más alta que la
familia i5.
d)Intel® Core™ i9 Processor Family:
diseñado para usuarios que requieren
un rendimiento extremo en tareas
intensivas como la edición de video 4K,
la realidad virtual y los juegos de alta
gama.
 32. Explique las características más importantes y aplicaciones de la
ARQUITECTURA ARM (ADVANCED RISC MACHINE)
Algunas de las características más importantes y aplicaciones de la Algunas de las aplicaciones de la arquitectura ARM incluyen
arquitectura ARM:

Eficiencia energética Diseño modular Bajo Costo Dispositivos móviles loT Sistemas embebidos Servidores

Soporte de sistemas
Escalabilidad
operativos múltiples
 33. Explique las características más importantes de los
MICROCONTROLADORES usados en las PLATAFORMAS ARDUINO
ATmega168: es un ATmega328: es un ATmega32U4: es microcontrolador ATmega2560: un microcontrolador
microprocesador de 8 bits que se microcontrolador de 8 bits que se de 8 bits que se utiliza en la placa de 8 bits basado en RISC de la
utiliza en la placa Arduino utiliza en la placa Arduino Uno y Arduino Mega y cuenta con 256KB familia AVR de Atmel. Tiene 256KB
Diecimila y cuenta con 16KB de cuenta con 32KB de memoria de memoria flash, 8KB de de memoria flash y 8KB de RAM, y
memoria flash. flash, de 2KB de memoria SRAM. memoria SRAM y 1KB de memoria es utilizado en la placa Arduino
EEPROM. Mega 256.

SAM3X8E: es un microcontrolador ESP8266: un microcontrolador de ATSAMD21G18A: un

de 32 bits basado en ARM Cortex- 32 bits basado en Tensilica Xtensa microcontrolador de 32 bits
M3 de la familia SAM3 de Atmel. LX106 de la empresa china basado en ARM Cortec-M0+ de la
Espressif System. familia SAMD21 de Atmel.
34. Explique que es un Raspberry Pi y las características más importantes
de
los MICROCONTROLADORES usados en dichos Miniordenadores
Es un miniordenador de bajo costo desarrollado por la
función Raspberry Pi. Se trata de una placa de
computadora con un microcontrolador y todos los
componentes necesarios para funcionar como un
ordenador básico.
Estos microcontroladores tienen la capacidad de ejecutar
sistemas operativos completos, incluyendo Raspbian,
una versión de Linux optimizada para Raspberry Pi.
También se pueden programar en lenguajes como
Python y C, lo que hace que sean muy versátiles para
una amplia variedad de aplicaciones.
35. ¿Qué es un ordenador cuántico y cómo funciona?

Un ordenador cuántico es un tipo de ordenador que utiliza

la mecánica cuántica para procesar información. Los
ordenadores cuánticos utilizan qubits (bits cuánticos) que
pueden estar en una superposición de estados, lo que les
permite realizar cálculos de manera exponencialmente
más rápida que los ordenadores clásicos.
GRACIAS