Pearson

---
Educacion
 ,
ORGANIZACION DE
COMPUTADORAS
un enfoque estructurado

ANDREW s. TANENBAUM
Vrije Universiteit
Amsterdam, Palses Bajas
Can la colaboraci6n de
JAMES R. GOODMAN
University of Wisconsin
Madison, WI

TRADUCCION:
Luis Roberto Escalona Garcia
Traductor profesional
BIBLJOTECA
REVISION TECNICA:
UN'VERSIOAD de PALERMO
Alma Corral Lopez Prohibida SlJReproducci6n - L8Y 11723
Ingenier(a en Electronica
Instituto Tecnologico y de Estudios Superiores de
Monterrey, Campus Estado de Mexico
Maestr(a en Sistemas de Manufactura
University of Texas at Austin

Pearson

-----
Educaci6n

•
Addison

MEXICO· ARGENTINA· BRASIL· COLOMBIA· COSTA RICA· CHILE

---
Wesley

ESPANA· GUATEMALA· PERU· PUERTO RICO· VENEZUELA

 / Datos de catalogacion bibliogratica
UN!VERSIDAD· DE PALERMO Tanenbaum, S. Andrew
BIBLIOTECA Organizacion de computadoras:
un enfoque estructurado

IOLli Lf c; J1 I vi PRENTICE HALL

Mexico, 2000

ISBN: 970-17-0399-5
Area: Universitarios
Fecha de ingreso:04~ Ol- zoo?

Version en espanol de la obra titulada Structured computer organization, Fourth Edition, de Andrew S.
Tanenbaum, publicada originalmente en ingles par Prentice Hall Inc., Upper Saddle River, New Jersey, U.S.A.

Original English language title by

Prentice Hall Inc.
Copyright © 1999
All rights reserved
ISBN 0-13-095990-1

Edici6n en espafiol:
Editor: Pablo Eduardo Roig Vazquez
Supervisor de traduccion: Rocfo Cabanas Chavez
Supervisor de produccion: Alejandro A. Gomez Ruiz

Edicion en ingles:
Publisher: Alan Apt
Development editor: Sondra Chavez
Editor-in-chief: Marcia Horton
Production editor: Irwin Zucker
Managing editor: Eileen Clark
Composition and interior design: Andrew S·. Tanenbaum
Cover concept: Andrew S. Tanenbaum
Cover illustrator: Don Martinetti, DM Graphics, Inc.

D.R. © 2000 por Prentice Hall Hispanoamericana, S.A. ,

Calle 4 Num. 25-2do. piso
Fracc. Industrial Alee Blanco
53370 Naucalpan de Juarez, Edo. de Mexico

Reservados todos los derechos. Ni la totalidad ni parte de esta publicacion pueden reproducirse,
registrarse 0 transmitirse, por un sistema de recuperacion de informacion, en ninguna forma ni por
ningun medio, sea electronico, mecanico, fotoqufmico, magnetico 0 electroopticQ, por fotocopia,
grabacion 0 cualquier otro, sin permiso previo por escrito del editor.

EI prestamo, alquiler 0 cualquier otra forma de cesion de uso de este ejemplar requerira tambien
la autorizacion del editor 0 de sus representantes.
 MOD
RIM 00 01 10 11

000 M[EAXl M[EAX + DIST8l M[EAX + DIST32l EAX 0 AL

001 M[ECXl M[ECX + DIST8l M[ECX + DIST32l ECX 0 CL

010 M[EDXl M[EDX + DIST8l M[EDX + DIST32l EDX 0 DL

011 M[EBXl M[EBX + DIST8l M[EBX + DIST32l EBX 0 BL

100 SIB SIB con DIST8 SIB con DIST32 ESP 0 AH

101 Directo M[EBP + DIST8l M[EBP + DIST32] EBP 0 CH

110 M[ESI] M[ESI + DIST8] M[ESI + DIST32] ESI 0 DH

111 M[EDI] M[EDI + DIST8l M[EDI + DIST32l EDI 0 BH

Figura 5-26. Modos de direccionarniento de 32 bits del Pentium II. M[x] es la

palabra de memoria que esta en x.

En algunos modos un byte adicional, Hamado SIB (escala, iodice, base) sigue al byte
MODO (vease la figura 5-13). El byte SIB especifica un factor de escala y dos registros.
Cuando esta presente un byte SIB, la direcci6n del operando se calcula multiplicando el
registro fndice por 1,2,4 u 8 (dependiendo de ESCALA), sumandolo a1registro base, y por
ultimo tal vez sumandole un desplazarniento de 8 0 32 bits, dependiendo de MOD. Casi todos
los registros pueden usarse como fndice 0 como base.
Los modos SIB son utiles para accesar a elementos de un arreglo. Por ejemplo, considere
el enunciado en Java

donde a es un arreglo de enteros de 4 bytes local respecto al procedirniento en curso. Par 10

regular, se usa EBP para apuntar a la base del marco de pila que contiene las variables locales
y arreglos, como se muestra en la figura 5-27. El compilador podrfa mantener i en EAX. Para
accesar a a[i], usarfa un modo SIB en el que la direcci6n del operando es la suma de 4 x EAX,
EBP y 8. Esta instrucci6n podrfa guardar un valor en aU] con una sola instrucci6n.
~Vale la pena este modo? Es diffcil saberlo. No hay duda de que esta instrucci6n, si se
usa correctamente, ahorra unos cuantos ciclos. La frecuencia con que se use depende del
compilador y de la aplicaci6n. El problema es que esta instrucci6n ocupa un area dentro
del chip que podrfa haber tenido otro uso si la instrucci6n no estuviera presente. Por ejemplo,
la cache nivel 1 podrfa haber sido mas grande, 0 el chip podrfa haber sido mas pequeno, 10
que tal vez habrfa permitido una velocidad de reloj un poco mas alta.
Estos son los tipos de decisiones que los disenadores enfrentan todo el tiempo. Por 10
regular se efectlian simulaciones extensas antes de producir circuitos en silicio, pero esas simu-