Carrera: Ingeniería Electrónica.

Especialidad: Instrumentación y Comunicaciones Electrónicas.

Profesor: M.C. Rodrigo Rodríguez Rubio.

Materia: Control Digital.

Nombre de la Práctica: Práctica No. 1. Convertidor A/D
Equipo: 9
Nombres de los integrantes: G. Lugo.
Fecha de realización de la práctica: febrero 15 del 2022
Fecha de Entrega de reporte: febrero 16 de 2022

Santiago de Querétaro, 16 de febrero de 2022

 Materia: Control Digital.
Ciclo escolar: Agosto – Diciembre 2021
Práctica No. 1. Convertidor A/D.
Equipo: 9. Nombres de los Integrantes: G. Lugo
Docente: M. C. Rodrigo Rodríguez Rubio.
1. Introducción.
En esta practica buscamos analizar el
funcionamiento del circuito sample and hold y poder
observar dicha señal muestreada en el osciloscopio.
Además, debemos de observar los pulsos de señal y
modificar el ciclo de trabajo para ver cambios en esta.
El circuito de muestreo y retención toma muestras
de la señal de entrada analógica y las mantiene durante
un periodo de tiempo determinado y luego emite la parte
muestreada de la señal de entrada. Capta una señal
analógica y la mantiene durante alguna operación
(normalmente la conversión analógico-digital).
La función sample and hold se ha convertido en una parte
integral del ADC de muestreo, debemos de comprender
los conceptos fundamentales que guían su
funcionamiento.
2. Marco Teórico
Convertidores A/D.
Los convertidores A/D son dispositivos
electrónicos que establecen una relación biunívoca entre
el valor de la señal en su entrada y la palabra digital
obtenida en su salida. La relación se establece en la
mayoría de los casos, con la ayuda de una tensión de
referencia.
La conversión analógica a digital tiene su
fundamento teórico en el teorema de muestreo y en los
conceptos de cuantificación y codificación.
Frecuencia de muestreo.
La frecuencia de muestreo (sample rate) indica el
número de muestras por segundo que se toman de una
señal analógica (tiempo continuo) para transformarla en
una señal digital (tiempo discreto). Cuanto mayor es la
frecuencia de muestreo, la digitalización de la señal será
representada con mayor calidad y semejante a la original.
Es expresada en Hz (ciclos por segundo).
En audio, la máxima audiofrecuencia perceptible
para el oído humano joven y sano está en torno a los 20
kHz, por lo que teóricamente una frecuencia de muestreo
1
Instituto Tecnológico
de Querétaro
de 40000 sería suficiente para su muestreo; no
obstante, el estándar introducido por el CD, se
estableció en 44100 muestras por segundo. La
frecuencia de muestreo ligeramente superior permite
compensar los filtros utilizados durante la conversión
analógica-digital.
Teorema de Nyquist-Shannon.
Según el teorema de muestreo de Nyquist-
Shannon, para poder digitalizar una señal analógica y
transmitirla por un medio eléctrico a grandes distancias
y poder recuperarla en el extremo distante con la
máxima fidelidad posible, se requiere que la señal
analógica sea muestreada al menos dos veces su
frecuencia máxima.
El teorema trata del muestreo, que no debe ser
confundido o asociado con la cuantificación, proceso
que sigue al de muestreo en la digitalización de una
señal y que, al contrario del muestreo, no es reversible
(se produce una pérdida de información en el proceso
de cuantificación, incluso en el caso ideal teórico, que
se traduce en una distorsión conocida como error o
ruido de cuantificación y que establece un límite teórico
superior a la relación señal-ruido). Dicho de otro modo,
desde el punto de vista del teorema, las muestras
discretas de una señal son valores exactos que aún no
han sufrido redondeo o truncamiento alguno sobre una
precisión determinada, es decir, aún no han sido
cuantificadas.
Circuitos de captura y mantenimiento (S/H:Sample
and Hold).
Los circuitos de captura y mantenimiento se
emplean para el muestreo de la señal analógica
(durante un intervalo de tiempo) y el posterior
mantenimiento de dicho valor, generalmente en un
condensador, durante el tiempo que dura la
transformación A/D, propiamente dicha.
El esquema básico de un circuito de captura y
mantenimiento, así como su representación
simplificada, se observa en la figura 1.
miércoles, 16 de febrero de 2022
 Materia: Control Digital. Instituto Tecnológico
Ciclo escolar: Agosto – Diciembre 2021 de Querétaro

El interruptor está abierto mientras la forma de

onda lógica de control está en un nivel alto, lo que
corresponde al tiempo de muestreo; cuando la señal de
control pasa a un nivel bajo, el interruptor se cierra y el
condensador mantiene constante el último valor de la
entrada durante determinado tiempo, esto corresponde
al tiempo de retención. En la figura 3 se observa la
forma de onda correspondiente a la señal de salida del
circuito de sample and hold.
Figura 1. Circuito de captura.

El funcionamiento del circuito de la figura 1 es el

siguiente: El convertidor A/D manda un impulso de
anchura tw por la línea C/M, que activa el interruptor
electrónico, cargándose el condensador C, durante el
tiempo tw. En el caso ideal, la tensión en el condensador
sigue la tensión de entrada. Posteriormente el
condensador mantiene la tensión adquirida cuando se
abre el interruptor.

En la figura 2 se muestran las formas de las

señales de entrada, salida y gobierno del interruptor.

Figura 3. Forma de la onda de salida del circuito sample and

hold.

3. Material Utilizado.

• 4 potenciómetros de 5 kΩ
Figura 2. Formas de las señales. • 1 potenciómetro de 500 kΩ
• 1 potenciómetro de 20 kΩ
El gráfico tiene un carácter ideal, puesto que tanto • 3 capacitores de 1uF
la carga como la descarga del condensador están
• 6 resistencias de 100 kΩ
relacionadas estrechamente con su valor y con el de las
• 3 resistencias de 10 kΩ
resistencias y capacidades parásitas asociadas al circuito.
• 1 resistencia de 10 MΩ
Se recalca el hecho de que el control de la señal • 1 diodo 1n4148
C/M procede del convertidor A/D, que es el único que • 1 transistor 2N3906
conoce el momento en que finaliza la conversión de la • 1 transistor 2N2222
señal. • 1 JFET 2N5457
• 1 TL084
La mayoría de los circuitos de muestreo y • 1 NE555
retención utilizan un condensador para mantener la • 1 generador de funciones
tensión de muestra; la forma descargar dicho • 1 osciloscopio
condensador es a través de un interruptor, usualmente un • 2 baterías de 9 volts
FET.

miércoles, 16 de febrero de 2022

2
 Materia: Control Digital. Instituto Tecnológico
Ciclo escolar: Agosto – Diciembre 2021 de Querétaro

4. Desarrollo de la práctica.

Se diseño el circuito de la figura 4 basándonos en

el documento proporcionado por el profesor y se conectó
a un circuito con un integrado NE555 (generador de la
señal cuadrada) y a un generador para obtener la señal
senoidal.

Figura 6. Señal muestreada de salida y señal de entrada

senoidal

Figura 4. Diagrama del circuito

A partir del diagrama simulado se montó el circuito físico

de la figura 5.

Figura 7. Señal de pulsos.

Figura 8. Señal escalonada agregando el capacitor.

Figura 5. Circuito físico.
Las señales mostradas son la señal de pulsos
multiplicada por la señal a muestrear, y la señal que
representa el sample and hold (señal escalonada).
5. Conclusiones.
En esta practica la tuve que modificar varias
veces ya que la primera vez que la entregue en la señal
discreta no se veía de manera correcta ya que todos los
pulsos se veían en la parte positiva, esto lo arregle
agregándole un offset a la señal senoidal. Finalmente

miércoles, 16 de febrero de 2022

3
 Materia: Control Digital. Instituto Tecnológico
Ciclo escolar: Agosto – Diciembre 2021 de Querétaro

pare mantener las mismas magnitudes en las señales se

agregó un arreglo de impedancias.

Los circuitos sample and hold son necesarios para

poder tener una mínima cantidad de errores de voltaje,
mientras se hace la conversión de analógico-digital,
además el sample and hold puede ser interno o externo y
debe de estar en la ruta de la señal entre el filtro
antialiasing de paso bajo y el ADC.

6. Bibliografía

[1] M. Universidad complutense, «Sample and Hold,»

2012. [En línea]. Available:
https://www.ucm.es/innovasonora/sample-and-hold.
[Último acceso: 15 febrero 2022].
[2] F. M. Maynar, Agregación temporal y solapamiento o
aliasing, Estadistica española, 1992.

miércoles, 16 de febrero de 2022

4