ELECTRÓNICA DIGITAL II

FAMILIAS LÓGICAS

Descripción General

Una familia lógica es un conjunto de dispositivos lógicos construidos con la misma tecnología (basada en transistores) y que por lo tanto tienen
las mismas características, además de ser compatibles al poder conectarse entre si.

Evolucionan dando origen a subfamilias lógicas que mejoran algunas características como consumo o velocidad.
Bipolar Unipolar
es BICMOS es

I2L

ECL TTL PL NMOS PMOS CMOS

ALSTT
LTTL STTL LSTTL FTTL ASTTL HC ACL
L

Tecnología bipolar
Ventaja: velocidad
Desventaja: Consumo

TTL (Transistor Transistor Logia)

ECL (Emitor Coupled Logic)

I2L (Integrated Injection Logic)

Tecnología Unipolar:

Ventajas: gran densidad de integración y reducido consumo

Desventaja: Velocidad (lentas)

Tecnología:
BICMOS Combina las anteriores
Ventajas: gran capacidad de excitación, buena velocidad, bajo consumo, inmunidad al ruido.

CARACTERÍSTICAS DE LOS CIRCUITOS INTEGRADOS

 Características estáticas
a) Características de transferencia y niveles lógicos
Representan la señal de salida Vo en función de la señal de entrada Vi

ViLmax
ViLmin
ViHmax
ViHmin
VoH
VoL
ViHmin< ViH< ViHmax
ViLmin< ViL< ViLmax
b) Características de entrada y salida
Representan la relación que existe , respectivamente entre la tensión y la corriente de entrada Vi = f(Ii), o bien en la salida Vo=f(Io) (F.O.)

Compatibilidad de tensiones

c) Inmunidad frente al ruido

 d) Consumo y disipación de potencia

 Característica dinámicas

a) Retardos de propagación

b) Frecuencia máxima de funcionamiento

c) Producto consumo por tiempo de propagación

 Otras características

a) Flexibilidad lógica

b) Margen de temperatura

c) Costo
RTL: Lógica de Resistencia Transistor
DTL: Lógica de Diodo Transistor
TTL: Lógica de Transistor Transistor
ECL: Lógica de emisor acoplado
MOS: Metal-Óxido Semiconductor
CMOS: Metal-Óxido Semiconductor Complementario
 NOR RTL

Cualquier entrada ALTA hace que el transisitor correspondiente se sature y la salida será baja . Si todas las entradas son bajas los transistores
estarán en corte. Esto hace que la salida del circuito sea alta.

NAND DTL
Cada entrada está asociada a un diodo. Los diodos y el resisitor R1 forman una compuerta AND. El transisitor actua como amplificador de
corriente al tiempo que invierte la señal digital.

Si cualquier entrada es baja, el diodo correspondiente conduce corriente a traves de V+.

Si todas las entradas de la compuerta son altas el transistor se empuja a laregión de saturación.

TTL
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:

 Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
 Separador de fase: es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.
 Driver: está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la
corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes
o no y si son de colector abierto, tres estados (ThreeState), etc.
Se presentan mayores variaciones entre las distintas familias: 74N, 74L y 74H que difieren principalmente en el valor de las resistencias de
polarización, pero los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matriz de diodos
Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar
su interfaz con CMOS.

También es bastante común, en circuitos conectados a buses, colocar un transistor PNP a la entrada de cada línea para disminuir la corriente de
entrada y así cargar menos el bus. Existen dispositivos de interfaz que integran impedancias de adaptación al bus para disminuir la reflexiones o
aumentar la velocidad.
Las puertas lógicas no son dispositivos ideales, por lo que vamos a tener una serie de limitaciones impuestas
por el propio diseño interno de los dispositivos lógicos. Internamente la familia TTL emplea transistores bipolares
(de aquí su alto consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo
consumo).

MARGEN DEL CERO

Es el rango de tensiones de entrada en que se considera un cero lógico:

VIL máx: tensión máxima que se admite como cero lógico. 

VIL mín: tensión mínima que se admite como cero lógico.

MARGEN DEL UNO

Es el rango de tensiones de entrada en que se considera un uno lógico:

VIH máx: tensión máxima que se admite como uno lógico. 

VIH mín: tensión mínima que se admite como uno lógico.

MARGEN DE TRANSICION

Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada como un uno
o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de forma incorrecta.

MT = VIH mín - VIL máx

AMPLITUD LOGICA

Debido a que dos puertas de la misma familia no suelen tener las mismas características debemos emplear los
valores extremos que tengamos, utilizando el valor de VIL máx más bajo y el valor de VIH mín más alto.

AL máx: VH máx - VL mín 

AL mín: VH mín - VL máx

RUIDO

El ruido es el elemento más común que puede hacer que nuestro circuito no funcione habiendo sido diseñado
perfectamente. El ruido puede ser inherente al propio circuito (como consecuencia de proximidad entre pistas o
capacidades internas) o también como consecuencia de ruido exterior (el propio de un ambiente industrial).

Si trabajamos muy cerca de los límites impuestos por VIH y VIL puede que el ruido impida el correcto
funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen de ruido:

VMH (margen de ruido a nivel alto) = VOH mín - VIH mín 

VML (margen de ruido a nivel bajo) = VIL máx - VOL máx

VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la puerta lógica.

Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8 V. En estas condiciones
tendremos un margen de ruido para nivel bajo de:

VML = 0'8 - 0'4 = 0'4 V

FAN OUT

Es el máximo número de puertas que podemos excitar sin salirnos de los márgenes garantizados por el
fabricante. Nos asegura que en la entrada de las puertas excitadas:

VOH es mayor que VOH mín 

VOL es menor que VOL mín

Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN OUT más bajo
para nuestros diseños.

Si además nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos calcularlo como:

FAN OUT = IOL máx / IIL máx

Donde IOL e IIL son las corrientes de salida y entrada mínimas de puerta.
POTENCIA DISIPADA

Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a
consumir.

TIEMPOS DE PROPAGACION

Definimos como tiempo de propagación el tiempo transcurrido desde que la señal de entrada pasa por un
determinado valor hasta que la salida reacciona a dicho valor.

vamos a tener dos tiempos de propagación:

Tphl = tiempo de paso de nivel alto a bajo. 

Tplh = tiempo de paso de nivel bajo a alto.

Como norma se suele emplear el tiempo medio de propagación, que se calcula como:

Tpd = (Tphl + Tplh)/2

FRECUENCIA MAXIMA DE FUNCIONAMIENTO

Se define como:

Fmáx = 1 / (4 * Tpd)
INTERFACES ENTRE CI TTL Y CMOS
Ya que los requerimientos para estas dos familias son bastante diferentes, requieren para su interconexión la utilización de interfaces. A
continuación hay algunos ejemplos de interfaces cuando los dispositivos trabajan con una misma fuente de voltaje y cuando trabajan con
voltajes distintos. (gráficos de interfaces).
Figura 2: Interfaz estándar TTL a CMOS utilizando un resistor de "pull up"
Figura 3: Interfaz Schottky TTL de baja potencia a CMOS utilizando un resistor de “pull up”
Figura 4: Interfaz CMOS a TTL Schottky de baja potencia

Figura 5: Interfaz CMOS a TTL estándar utilizando un buffer de CI CMOS

Figura 6: Interfaz TTL y CMOS usando un buffer de CI CMOS
Figura 7: Interfaz TTL a CMOS utilizando un transistor

Figura 8: Interfaz TTL a CMOS utilizando un buffer TTL de colector abierto

 Figura 9: Interfaz CMOS a TTL utilizando un buffer de CI CMOS

Cuando las salidas de los CI’s se conectan a dispositivos distintos a puertas lógicas como por ejemplo a LED's indicadores, se pueden
utilizar las interfaces siguientes:

Figura 10: Interface CMOS a LED para voltaje de 5V. El led luce cuando hay salida ALTA

Figura 11: Interface CMOS a LED para voltaje de 5V. El led luce cuuando hay una salida BAJA
Figura 12: Interfaz CMOS a LED para un rango de tensión de 10 a 15V. El led luce cuando hay una salida ALTA

Figura 13: Interfaz CMOS a LED para un rango de tensión de 10 a 15V. El led luce cuando hay una salida BAJA
Figura 14: Interfaz buffer-inversor CMOS a LED para rango de tensión de 5V a 15V.

Figura 15: Interfaz buffer-no inversor CMOS a LED para un rango de tensión de 5V a 15V
Figura 16: Interfaz TTL a LED el cual luce cuando la salida es ALTA

Figura 17: Interfaz TTL a LED el cual luce cuando la salida es BAJA
Figura 18: Interface TTL a LED con indicadores de salida ALTA y BAJA
 Figura 19: Interface TTL a LED utilizando un transistor
Generalmente, para introducir información a un circuito digital se utilizan los conmutadores o teclados. A continuación veremos los
ejemplos clásicos de interfaces con conmutadores.
Figura 20: Interfaz de conmutador activo en BAJA
Figura 21: Interfaz de conmutador activo en ALTA

Figura 22: Circuito eliminador de rebote utilizando una compuerta NAND 74HC00 CMOS
 Figura 23: Circuito eliminador de rebote utilizando una compuerta 7403 TTL con colector abierto
Cuando un circuito digital debe activar dispositivos de salida (las cuales generalmente manejan una tensión mayor), se requiere el uso de
las siguientes interfaces:
Figura 24: Interfaz con dispositivos de salida con inversor TTL o CMOS