Universidad Surcolombiana – Actividad #2.

“implementación de sumador completo en FPGA usando VHDL”

PRACTICAL ACTIVITY #2, IMPLEMENTATION OF

FULL ADDER IN FPGA USING VHDL.
Faculty of Engineering, Electronic Engineering.

Eng. Johan Julián Molina

Mon. Juan Diego Coronado

Juan Camilo Trujillo Leiva 20211199220 – u20211199220@usco.edu.co

Leidy Johana Casas Vanegas 20211198957 – u20211198957@usco.edu.co

23 de febrero – 2023

Resumen - El laboratorio que sigue tiene como objetivo que cada estudiante aplique los conceptos aprendidos en el curso de
Digitales I mediante el uso de una tarjeta FPGA. Para llevar a cabo este trabajo, se utilizó el software Quartus II y se empleó el
lenguaje VHDL para generar el código necesario.

Es importante destacar que en este laboratorio se busca que los estudiantes no solo conozcan y estudien los conceptos pertinentes,
sino que también los analicen e implementen de manera efectiva para lograr los objetivos del proyecto.

Abstract - The following laboratory aims to have each student apply the concepts learned in the Digital I course by using an
FPGA board. To carry out this task, Quartus software was used and the VHDL language was employed to generate the necessary
code.

It is important to note that this laboratory seeks to have students not only understand and study the relevant concepts, but also
analyze and effectively implement them in order to achieve the project's objectives.

DESARROLLO
La actividad comienza con una introducción por parte del instructor sobre el software "QUARTUS II", durante la
cual se exploran las diferentes herramientas, funciones y lenguajes que maneja el programa para asegurar un uso
adecuado del periférico indicado en el laboratorio.
Paso 1: La primera parte de esta práctica consistió en identificar el problema a resolver y el sistema lógico que se
iba a desarrollar. En nuestro caso, se trató de modelar un "SUMADOR COMPLETO LÓGICO" utilizando software.
Para lograr esto, fue necesario revisar la teoría relevante y comprender las funciones lógicas involucradas en el
sistema mencionado. A partir de ahí, se construyó primero la tabla de verdad correspondiente.

Tabla 1. Tabla de niveles lógicos SUMADOR COMPLETO

Universidad Surcolombiana – Actividad #2. “implementación de sumador completo en FPGA usando VHDL”

Paso 2: Una vez que se tiene claro la teoría detrás de la implementación del sumador, sigue crear el programa
correspondiente en QUARTUS. Para lograr esto, se utiliza una serie de algoritmos que permiten cumplir con la
función requerida por el usuario. Es importante mencionar que, para programar en este entorno, es necesario tener
cierto conocimiento previo en lenguaje C y VHDL.
En nuestro caso, utilizamos VHDL para desarrollar el programa. El código resultante es el siguiente:

Figura 2. Código QUARTUS II en VHDL

Parte 3: Al tener el código en funcionamiento, se procede a usar una herramienta en el software, llamada P
La función de esta herramienta es asignar los pines de entrada y salida de la tarjeta FPGA para su implementación
física. La información sobre los pines y la asignación de sus funciones se puede consultar en la hoja de datos
(datasheet) de la tarjeta.
Una vez que se han identificado las entradas y salidas del sistema, se debe acceder a la opción "Tools" y,
posteriormente, a la opción específica que permita establecer la conexión entre el periférico y la computadora, con el
objetivo de enviar información a la tarjeta FPGA.

CIRCUITO DIGITAL –
Universidad Surcolombiana – Actividad #2. “implementación de sumador completo en FPGA usando VHDL”

Figura 3. Circuito lógico SUMADOR COMPLETO

DIAGRAMA DE FLUJO DE LA ACTIVIDAD –

Figura 4. Diagrama de flujo, función del código de la práctica.

Universidad Surcolombiana – Actividad #2. “implementación de sumador completo en FPGA usando VHDL”

ECUACIÓN LOGICA –

𝐶𝑜𝑢𝑡 = (𝐴 ∙ 𝐵) + (𝐶𝑖𝑛 ∙ (𝐴 ⨁ 𝐵))

SIMBOLO LOGICO –

IMPLEMENTACIÓN FISICO –

Figura 5. Implementación física FPGA y uso del SOFTWARE.