OBJETIVO.- Comprender la operación y características de los contadores asíncronos.

1.- Realizar el diseño de un circuito contador asíncrono ascendente de 4 bits (módulo 16),
incluyendo la síntesis y su diagrama de tiempos.
VCC Qa Qb Qc Qd
5V
5V 5V 5V 5V

6 7 4
2 U1A
U1A 2 U1B
U1B 2 U2A 2 U2B
U2B
VCC
~1PR ~1PR ~1PR ~1PR
4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15
8 1 1 1 3 1
1CLK 1CLK 1CLK 1CLK
CLK
CLK 16 1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14
1 Hz
~1CLR ~1CLR ~1CLR ~1CLR
5V
3 74LS76D 3 74LS76D 3 74LS76D 3 74LS76D

n = (numero de FF)
N = (modulo)

N = 16 2n-1<N<2n  23<16<24 
n=4

CLK

Qa

Qb

Qc

Qd

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0
 

2.- Realizar el diseño de un circuito contador asíncrono descendente de 3 bits (módulo 8),
incluyendo la síntesis y su diagrama de tiempos.

VCC Qa Qb Qc
5V
5V 5V 2V

6 7 3
2 2 2
U1A
U1A U1B
U1B VCC U2A
U2A
~1PR ~1PR ~1PR
4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15
8 1 1 1
1CLK 1CLK 1CLK
CL
CLK
K 16 1 5
1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14
1 Hz
~1CLR ~1CLR ~1CLR
5V
3 74LS76D 3 74LS76D 3 74LS76D

n = (numero de FF)
N = (modulo)

N=8 2n-1<N<2n  22<8<23 

n=3

CLK

Qa

Q b 

Q c 

0 1 2 3 4 5 6 7 0
 

3.- Realizar el diseño de un circuito contador asíncrono ascendente (módulo 5), incluyendo la
síntesis y su diagrama de tiempos, por el método de reseteo
VCC Qa Qb Qc
5V
5V 5V 5V

7
2 2 2
U1A U1B VCC U2A
U2A
~1PR ~1PR ~1PR
4 3
1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15
8 1 6 1 1
1CLK 1CLK 1CLK
CLK 16 1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14
1 Hz
~1CLR ~1CLR ~1CLR
5V
3 74LS76D 3 74LS76D 3 74LS76D

0
1
U3A
U3A

74LS00D

n = (numero de FF)
N = (modulo)

  
2n-1<N<2n  22<5<23  N=5 ↔ 5= 1
  0
 
1
 
n=3

Qc Qb Qa
0 0 0
CLK 0 0 1
0 1 0 Modulo 5
0 1 1
1 0 0
1 1 1 n (seg)
Qa 0 0 0

Qb

Qc

0 1 2 3 4 5 0 1 2
 

4.- Realizar el diseño de un circuito contador asíncrono ascendente (módulo 10), incluyendo la
síntesis y su diagrama de tiempos, por el método de reseteo

VCC Qa Qb Qc Qd
Qd Qc Qb Qa
5V
5V 5V 5V 5V 0 0 0 0
0 0 0 1
VCC

6 0 0 1 0
2 U1A 2 U1B 2 U2A 2 U2B
0 0 1 1
~1PR ~1PR ~1PR ~1PR Modulo 10
4
4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15 0 1 0 0
8 1 1 7 1 3 1
1CLK 1CLK 1CLK 1CLK
CLK 16 1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14
0 1 0 1
1 Hz
~1CLR ~1CLR ~1CLR ~1CLR 0 1 1 0
5V
3 74LS76D 3 74LS76D
1
3 74LS76D 3 74LS76D
0 1 1 1
0
U3A 1 0 0 0
1 0 0 1
74LS00D
1 0 1 0 n (seg)
n = (numero de FF)
0 0 0 0
N = (modulo)

   
2n-1<N<2n  23<10<24  N = 10 ↔ 10 = 1
 
0
  1
 
0
 
n=4

CLK

Qa

Qb

Qc

Qd

0 1 2 3 4 5 6 7 8 9 10 0
 

5.- Implementar un circuito contador

co ntador asíncrono ascendente
ascendente –
 –  descendente “UP - DOWN” (módulo 8),
(módulo 8), incluyendo la
síntesis y su diagrama de tiempos.
VCC Qa Qb Qc
5V
5V 5V 5V

6 7 3
2 2 2
U1A U1B U2A
~1PR ~1PR ~1PR
U3A U3B
4 1J 1Q   15 4 1J 1Q   15 4 1J 1Q   15
2
8 1
1 1CLK 1 1CLK 1 1CLK
CLK 16 74LS266D 74LS266D
1K ~1Q   14 16 1K ~1Q   14 16 1K ~1Q   14
1 Hz
~1CLR ~1CLR VCC
~1CLR
5V
3 74LS76D 3 74LS76D 3 74LS76D

0
4
Tabla del X-NOR
VCC
5V
x Qa S
VCC
J1
0 0 1
0
0 1 0
0 sec 1 sec
1 0 0
1 1 1
X = 0 (descendente)
CLK
X Qc Qb Qa
0 0 0 0

Q a  0 1 1 1
0 1 1 0
0 1 0 1
0 1 0 0
Q b 
0 0 1 1
0 0 1 0
0 0 0 1
Qc 0 0 0 0
0 1 1 1
7 6 5 4 3 2 1 0 7

X = 1 (ascendente)

X Qc Qb Qa
CLK
1 0 0 0
1 0 0 1
1 0 1 0
Q a  1 0 1 1
1 1 0 0
1 1 0 1
Q b  1 1 1 0
1 1 1 1
1 0 0 0

Qc

0 1 2 3 4 5 6 7 0
 

APLICACIONE del J-K

MODULO CONTADOR DIGITAL

Las señales aplicadas en vez del generador en la entrada de este contador de un digito pueden ser obtenidas por el
contacto de red switches o relés
Este contador esta diseñado
diseñado con flip flop j-k y configurado en modulo 10 eso quiere
quiere decir que contara de (0
(0 – 9) para
 – 9)
poder aumentar mas dígitos se deberá aumentar mas flip flop y decodificadores de BCD a 7 segmentos la parte de
los transistores solo están configurados para que entran en corte y saturación para generar pulsos en la entrada de
del flip flop cada ves que en la entrada haya un cierre entre la resistencia de 100 ohm y tierra empezara a contar
 

 
UMSA

ELECTRONICA Y TELECOMUNICACION
TELECOMUNICACIONESES
LABORATORIO DE ELECTRONICA DIGITAL II

CIRCUITOS CONT DORES SÍNCRONOS

Univ. Quispe LLanquichoque Wilfredo

Docente. Juan carlós inca flores

Fecha. 15- septiembre - 2008

La paz Bolivia

2008