IF005 - ARQUITECTURA DE COMPUTADORAS

CURSO 2020

Práctica 03 - Tema: Circuitos Secuenciales

1. Los circuitos dados en las figuras 1 y 2 del Anexo I, corresponden a biestables SR.
a) Defina su comportamiento.
b) Indique sus diferencias.
2. Convierta el circuito con compuertas NAND del ejercicio anterior en un biestable SR controlado.
3. En los biestables SR la condición S=1 R=1 produce valores indeterminados en las salidas Q y Q
negada. Con lógica externa, modifique un circuito SR para que la condición mencionada no se presente
en las entradas S y R.
4. Dado un biestable JK integrado en una pastilla: ¿Es posible convertirlo en un biestable D utilizando
lógica externa?
a) Si es posible impleméntelo.
b) Si no es posible justifique.
5. Tenemos disponible un flip flop JK con entrada Set solamente, donde set pone a 1 la salida Q .
a) Convierta la entrada set en una entrada Clear donde Clear pone a 0 la salida Q.
6. Para un flip flop D disparado por flanco negativo, con entradas adicionales SD (set) y RD (reset)
a) Especifique varias maneras de combinar valores en las entradas de modo que en su salida Q
aparezca la secuencia 0010110.
b) Dibuje un diagrama de tiempos que represente los valores de las entradas y las salidas (incluyendo
Q negada).
7. Compruebe si el circuito del Anexo II corresponde a un biestable tipo D activado por flanco positivo.
Tome en cuenta que la definición especifica que un biestable activado por flanco, solo esta habilitado
durante las transiciones de la señal del reloj.
8. Construya un registro de desplazamiento a izquierda utilizando flip flops tipo JK.
9. Modifique el registro de desplazamiento del ejercicio anterior de manera que realice desplazamiento
aritmético a izquierda.
10. El circuito del Anexo III, consta de cuatro biestables JK, cada uno de ellos disparado por el flanco de
bajada (1 a 0) de su entrada de reloj. Sus entradas JK están en 1 lógico. Si interpretamos el valor
almacenado en el circuito como un número de cuatro bits ABCD cuyo valor inicial es 0101,
a) Defina la secuencia de estados por la que pasa el circuito
b) ¿Qué valor se obtiene después de 10 pulsos de reloj?
11. El circuito del Anexo IV puede considerarse como un registro de desplazamiento (shift) que mueve los
datos hacia la derecha, un bit por vez, bajo el control del reloj. Modifíquelo para que sea capaz de correr
los datos una o dos posiciones bajo el control de una entrada adicional UNO/DOS.
12. Utilizando Flip Flops JK con entradas adicionales PRESET (pone a 1 la salida Q) y CLEAR (pone a 0 la
salida Q), diseñe un registro de corrimiento de 4 bits con las entradas adicionales INICIO y DERIZQ que
deberán producir los siguientes efectos :
a) Cuando INICIO se pone a 1 se debe cargar la constante 1000 en el registro, independientemente
del reloj y la entrada DERIZQ.
b) Cuando INICIO está en 0 con cada pulso de reloj los datos se deben rotar una posición a la derecha
o a la izquierda (DERIZQ=1 ó DERIZQ=0 respectivamente).
13. Construya un contador binario ascendente asincrónico de tres bits.
14. Construya un contador binario ascendente sincrónico de cuatro bits.
15. Convierta el contador del ejercicio anterior en un contador binario descendente.
16. Diseñe un contador sincrónico natural ascendente de 4 bits.
17. Diseñe un contador sincrónico no secuencial que responda a la siguiente secuencia: 2; 6; 7; 5; 4; 13;
15; 14; 2........
IF005 - ARQUITECTURA DE COMPUTADORAS

CURSO 2020

ANEXO I

ANEXO II
IF005 - ARQUITECTURA DE COMPUTADORAS

CURSO 2020

ANEXO III

ANEXO IV