Está en la página 1de 12

INSTITUTO POLITECNICO NACIONAL

UNIDAD PROFESIONAL INTERDISCIPLINARIA DE INGENIERIA Y CIENCIAS


SOCIALES Y ADMINISTRATIVAS

Ingeniería en Informática

Aplicaciones de Sistemas Digitales

Práctica II

Diseño de Circuito Combinacionales

Participantes:

Secuencia:

Profesor:

Fecha de realización:
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

DISEÑO DE CIRCUITOS COMBINACIONALES

Objetivo: Construir circuitos simples de lógica combinacional con base en la aplicación de técnicas de simplificación de
funciones lógicas.

Introducción:

Los circuitos combinacionales (o combinatorios), reciben este nombre puesto que, el nivel lógico de la salida depende
únicamente de la combinación de los niveles lógicos en sus n entradas en el momento presente.

Método de diseño:

 Identificación de las variables involucradas en el circuito.

Por ejemplo, si deseas diseñar un circuito que encienda una alarma cuando una condición no válida o errónea se
presente en el funcionamiento de un semáforo. En este caso son tres variables, una para la lámpara de color rojo
(R) para el alto, otra lámpara amarilla o ámbar para la preventiva (P) y la última verde (V) para el siga.
Una vez identificadas las variables tenemos que asignar el valor de los estados posibles, uno lógico “1” cuando la
lámpara del semáforo está encendida y cero lógico “0” cuando la lámpara está apagada, para cada una de las
tres lámparas del semáforo. Ahora tenemos que ver porque medio nos van a dar los estados de las lámparas
(sensores, interruptores, etc.) para poder introducir la información a nuestro circuito, en nuestro caso lo haremos
con interruptores. Así mismo asignamos a la lámpara de la alarma un “1” lógico para la condición no válida y un
“0” lógico para la condición válida.

 Realización de la tabla de verdad.

Se construye una tabla de verdad acorde al número de variables definidas aplicando la igualdad:

N = 2n Donde: N = número de combinaciones


n = número de variables

Y asigna el nivel lógico alto (1) cuando la combinación de entrada cumpla los requisitos establecidos.

Para el ejemplo propuesto, encontramos tres variables (R, P, V), por lo tanto tenemos 8 combinaciones:

N = 23 = 8

Acorde a los valores asignados a cada variable, la combinación 000 significa que ésta presente una condición no válida en
el semáforo por lo tanto la función valdría “1” lógico porque no pueden estar todas las lámparas del semáforo apagadas,
para la combinación 001 es una condición válida porque sólo está encendida la lámpara del siga y así sucesivamente se
hace el análisis y llenado de la tabla.

R P V F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Tabla 2.1
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

 Obtener la función F en minitérmino o maxitérmino.

Minitérmino F = R’ * P’ * V’ + R’ * P * V + R * P’ * V + R * P * V’ + R * P * V

Maxitérmino F = (R’ * P’ * V)’ * (R’ * P * V’)’ * (R * P’ * V’) = (R+P+V’)*(R+P’+V)*(R’+P+V)

 Simplificar la Función Lógica

Aunque existen diversos métodos para la simplificación de funciones, utilizaremos álgebra Booleana o Mapas
de Karnaugh.

Álgebra booleana

Minitérmino

F = R’ * P’ * V’ + R’ * P * V + R * P’ *V + R * P * V’ + R * P * V

F = R’ * P’ * V’ + P * V (R + R’) + R * P (V + V’) + R * V (P + P’)

F = R’ * P’ * V’ + P * V + R * P + R * V

Maxitérmino

F = (R+P+V’)*(R+P’+V)*(R’+P+V) = (R*R + R*P + R*V’ + R*P’ + P*P’ + P’*V’ + R*V + V*P + V*V’)*(R’+P+V)

F = ( R + P’*V’ + V*P)*( R’ + P + V) = R*R’ + R’*P’*V’ + R’*V*P+ R*P + P*P’*V + V*P*P + R*V + P’*V’*V + V*P*V

F = R’ * P’ * V’ + P * V + R * P + R * V

Mapas de Karnaugh

Un mapa de Karnaugh es una representación gráfica de una tabla de verdad de determinada función lógica. El
mapa K para n entradas es un arreglo de 2n celdas, una por cada combinación. En la figura 2.1 se muestran los
arreglos para 2, 3 y 4 variables de entrada.

Fig. 2.1 Mapas de Karnaugh


I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

Para explicar el mapa tomaremos como base el mapa de 4 variables. La estructura muestra las variables más
significativas en los renglones, o sea AB (00, 01, 11, 10) y las menos significativas en las columnas, o sea CD
(00, 01, 11, 10). Por lo tanto, cada celda del mapa corresponde al valor de la combinación binaria según la
intersección fila/columna, leídas en este caso de A a D. Por ejemplo la celda coloreada en la figura 2.2 tiene el
valor 11 en decimal que es el equivalente del número binario 1 0 1 1.

Fig. 2.2

Cabe señalar, que el acomodo de las combinaciones en los renglones y en las columnas, es diferente a la tabla
de verdad, puesto que en el mapa cada columna defiere de la columna adyacente solo en el valor de una
variable. La columna 00 y la columna 01, difieren entre sí en el valor de D. Figura 2.3. Lo mismo pasa con los
renglones. El renglón 11 y el renglón 10 difieren en el valor de B.

Fig. 2.3

En cada celda del mapa de Karnaugh se coloca el valor de la salida para la combinación correspondiente, según
la tabla de verdad. El mapa de Karnaugh, es una herramienta de simplificación de funciones, ya sea en
minitérminos o maxitérminos.

Minitérmino

o Cuando simplificamos con minitérminos, colocamos los 1 en la salida de la tabla en la celda que
corresponde a la combinación a la cual pertenecen.
o Una vez colocados todos los 1 de la salida, los relacionamos en grupos verticales u horizontales (nunca
diagonales) de 16, 8, 4, 2 y 11
o Para cada grupo hay que analizar el valor de las variables en las columnas y renglones que ocupa el
grupo. La variable que conserva su valor en las columnas o renglones, pertenece a la función
simplificada. La variable que cambia su valor de 0 a 1 o viceversa se elimina.
o Cada grupo es un término, así que la función final es la suma de cada grupo.
o Las variables de cada grupo se multiplican.
o A = 1, A’ = 0.

1 Siempre se comienza por los grupos grandes y se continúa en forma descendente.


I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

Para la tabla de verdad 2.1.

R P V F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

Note que podemos iniciar agrupando minitérminos adyacentes por ejemplo los dos renglones (renglón R’ que
corresponde a “0” lógico y renglón R que corresponde a “1” lógico) y una columna PV o sea 11 círculo de color
rojo, donde se nota que la variable R tiene un cambio y por lo tanto se simplificará de la siguiente forma
(R+R’)*(P*V) quedando P*V. Así mismo se hace para las variables agrupadas en el círculo verde (R*V)*(P’+P)
quedando R*V y para las agrupadas en el círculo morado (R*P)*(V+V’).

La variable que corresponde a la combinación 000 (R’P’V’) no se puede agrupar con otro minitérmino
adyacente porque no los tiene y por lo tanto quedará como R’P’V’.

Quedando la simplificación F = R’ * P’ * V’ + P * V + R * P + R * V

Maxitérmino

Las reglas aplican de la misma forma que para minitérminos, pero ahora son las salidas bajas o “0” lógicos los
que se colocan en el mapa. Los grupos se multiplican y las variables se suman. A=0, A’=1.

R P V F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

En los mapas de Karnaugh, como puedes ver los ceros o maxitérminos no se pueden agrupar porque ninguno de
ellos es adyacente por lo que la función quedará:

F = (R+P+V’)*(R+P’+V)*(R’+P+V)

Si uno desea expresarlo de otra manera tendríamos que hacer uso del algebra Booleana

F = (R*R + R*P + R*V’ + R*P’ + P*P’ + P’*V’ + R*V + V*P + V*V’)*(R’+P+V)

F = ( R + P’*V’ + V*P)*( R’ + P + V) = R*R’ + R’*P’*V’ + R’*V*P+ R*P + P*P’*V + V*P*P + R*V + P’*V’*V + V*P*V

F = R’ * P’ * V’ + P * V + R * P + R * V
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

 Dibujar el circuito lógico con compuertas

R 1

7404
2

P
1
3 4 2 12
13
7404

V
7411
5 6

7404
1
3
2

7408
2
3
1
4 4
6 5
5 74HC4072

7408

9
8
10

7408

R 1

7404
2

P 3

7404
4

V
1
5 6 2 9
8
7404
74HC4075

3
4 6 1
5 2 12
13
74HC4075
7411

11
12 10
13

74HC4075
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

Mapas de Karnaugh y Compuertas Exclusivas

Algunos mapas de Karnaugh, no tienen solución (puesto que no se forman grupos de más de un 1 minitérmino). En casos
como este, se puede factorizar y buscar dentro de los paréntesis, las expresiones en minitérmino de las compuertas
exclusivas e intercambiarlos por la compuerta correspondiente2.

Ejemplo:

Uso de condiciones indiferentes

Cuando por determinadas circunstancias, propias de un circuito en específico, una combinación de entrada no exista en la
salida debemos colocar una X, la cual es conocida como condición indiferente o condición no importa u opcional. La X
significa que dicha salida al no existir la condición de entrada, no tiene relevancia para el circuito si su valor es alto o bajo.
Sin embargo, la condición indiferente algunas veces nos sirve para realizar grupos más grandes de 0’s ó 1’s en los mapas
de Karnaugh, y así hacer que la función simplificada sea más pequeña.

Ejemplo:

Diseñar un circuito combinacional de tres entradas y una salida, la cual es alta cuando la combinación de entrada tiene más
1’s que 0’s. Considere que nunca podrán presentarse todas las entradas con el mismo valor.

2 Recuerdar que la compuerta XOR y su negación (XNOR) sólo tienen dos entradas.
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

Nota que gracias a la X de la casilla 111 se formaron tres grupos de dos. Sin la X el mapa no habría tenido simplificación.
Recuerde que siempre se tendrán salidas bajas y altas, y sólo en algunos casos existirán las salidas no importa.

Lista de materiales

 Software “Simulador PROTEUS”


 Computadora personal.

Desarrollo:

1.- Diseñar un circuito combinacional que detecte los números Pares mayores o igual que el 2 y menores o igual 28,
representados con números binarios de 5 bits. Simplifique la función con el método que sea necesario. (Álgebra booleana,
mapas de Karnaugh).

2.- Dibuje el circuito lógico simplificado.

3.- Abrir el simulador.

4.- Construya en el software el circuito lógico simplificado.

5.- Compruebe la tabla de verdad.

6.- Muestre sus resultados a su profesor.


I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

Nombre del estudiante:_______________________________________________________________________________

Cuestionario:

1.- UN CÓDIGO NUMÉRICO DECIMAL ES TRANSMITIDO A UN RECEPTOR LEJANO. LOS BITS TRANSMITIDOS SON
X3, X2, X1, X0; CON X3 COMO MSB (BIT MÁS SIGNIFICATIVO). EL DISPOSITIVO RECEPTOR CUENTA CON UN
CIRCUITO DETECTOR DE ERRORES, QUE SE ACTIVA CUANDO EL CÓDIGO DE ENTRADA ES ILEGAL, ES DECIR,
CUANDO EL NÚMERO ES MAYOR QUE NUEVE.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

2.- DISEÑE UN CIRCUITO DIGITAL CON 4 INTERRUPTORES Y DOS FOCOS QUE ENCIENDEN SEGÚN LA SIGUIENTE
LÓGICA:
 F1 ENCIENDE SI Y SÓLO SI SE ACTIVAN 3 DE LOS 4 INTERRUPTORES.
 F2 ENCIENDE SI SE ACTIVAN LOS 4 INTERRUPTORES.
 SI SE ACTIVA SÓLO UN INTERRUPTOR, SEA ESTE EL QUE SEA, DEBEN ENCENDERSE F1 Y F2

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

3.- CUATRO INTERRUPTORES (X,Y,Z,W) SON PARTE DE LA CIRCUITERÍA DE CONTROL DE UNA MÁQUINA
COPIADORA. LOS INTERRUPTORES SE ENCUENTRAN EN DISTINTOS PUNTOS A LO LARGO DEL CAMINO QUE
RECORRE EN PAPEL DENTRO DE LA MÁQUINA. CADA INTERRUPTOR ESTÁ NORMALMENTE ABIERTO Y, CUANDO
EL PAPEL PASA SOBRE EL INTERRUPTOR, ÉSTE SE CIERRA. ES IMPOSIBLE QUE LOS INTERRUPTORES X Y W, SE
CIERREN AL MISMO TIEMPO. DISEÑE UN CIRCUITO LÓGICO QUE GENERE UNA SALIDA ALTA CADA VEZ QUE DOS
O MÁS INTERRUPTORES ESTÁN CERRADOS AL MISMO TIEMPO. UTILICE EL MAPA K PARA SIMPLIFICAR LA
FUNCIÓN DE SALIDA Y APROVECHE LAS VENTAJAS QUE LE OFRECEN LAS CONDICIONES “NO IMPORTA” 3

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

3
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

4.- DISEÑAR UN CIRCUITO LÓGICO CUYA SALIDA W ES EL RESULTADO DE DETECTAR LÓGICAMENTE 3 PELOTAS
A, B , C QUE SOLO PUEDEN TENER LOS SIGUIENTES COLORES POSIBLES VERDE Y ROJO, DONDE EL ESTADO
LÓGICO UNO CORRESPONDE AL COLOR VERDE Y EL ESTADO LÓGICO CERO PARA EL COLOR ROJO. LA SALIDA
W TENDRA UN ESTADO LÓGICO UNO SI CUMPLE LAS SIGUIENTES CONDICIONES.

CUANDO A ES ROJO Y C ES VERDE O CUANDO LAS PELOTAS B, C SON IGUALES SIMULTÁNEAMENTE QUE A ES
VERDE.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

5.-DISEÑAR UN CIRCUITO QUE PERMITA DETECTAR LA MEZCLA DE CUATRO SUSTANCIAS DIFERENTES W, X, Y, Z


CUMPLIENDO LAS SIGUIENTES CONDICIONES:

1).- SE DEBE ENCENDER UNA LÁMPARA L1 CUANDO SE MEZCLAN ÚNICAMENTE 3 DE LAS CUATRO
SUSTANCIAS.

2).- SE DEBE ENCENDER UNA LÁMPARA L2 CUANDO SE MEZCLAN LAS 4 SUSTANCIAS.

3).- CUANDO LA MEZCLA SEA DE UNA SOLA SUSTANCIA, SE ENCENDERÁN LAS DOS LÁMPARAS (L1 Y L2).

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

6.- SE REQUIERE DISEÑAR UN DISPOSITIVO QUE PERMITA DETECTAR LA MEZCLA DE 4 LIQUIDOS DIFERENTES A,
B , C, D EN UNA LATA DE 100 LITROS. EL DISEÑO DEBE CUMPLIR CON LAS SIGUIENTES CONDICIONES.

A).- SE DEBE ENCENDER UNA LAMPARA ROJA CUANDO EN LA LATA DE 100 LITROS SE MEZCLEN O VACIEN SOLO
3 DE LOS 4 LIQUIDOS.

B).- SE DEBE ENCENDER UNA LAMPARA AMARILLA CUANDO EN LA LATA DE 100 LITROS SE MEZCLEN O VACIEN
LAS 4 SUSTANCIAS.

C).- SE DEBEN ENCENDER LAS DOS LAMPARAS CUANDO LA LATA DE 100 LITROS SE MEZCLA O VACIA UNA SOLA
SUSTANCIA.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

7.- DISEÑAR UN CIRCUITO LÓGICO QUE TENGA CUATRO ENTRADAS Y1 Y0, X1 X0. LOS PARES DE BITS YI Y0 y X1
X0 REPRESENTAN NUMEROS BINARIOS DE DOS BITS CON Y1 y X1 COMO LOS BITS MAS SIGNIFICATIVOS. LA
UNICA SALIDA DEL CIRCUITO Z DEBE SER UNO, SI Y SOLO SI, EL NUMERO BINARIO FORMADO POR X1 X0 ES
MAYOR QUE O IGUAL AL NUMERO BINARIO Y1 Y0.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

8.- DISEÑAR UN CIRCUITO LÓGICO QUE TENGA CUATRO ENTRADAS Y1 Y0, X1 X0. LOS PARES DE BITS Y1 Y0 y X1
X0 REPRESENTAN NUMEROS BINARIOS DE DOS BITS CON Y1 y X1 COMO LOS BITS MAS SIGNIFICATIVOS. LA
UNICA SALIDA DEL CIRCUITO Z DEBE SER UNO, SI Y SOLO SI, EL NUMERO BINARIO FORMADO POR X1 X0 ES
MAYOR QUE O IGUAL AL NUMERO BINARIO Y1 Y0.

CONSIDERAR QUE NUNCA SE VA A PRESENTAR LA OPCION DE LAS 4 ENTRADAS IGUALES.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

9.- DISEÑAR UN CIRCUITO LÓGICO QUE PROPORCIONE UN BIT DE PARIDA PAR PARA UN CODIGO OCTAL DE
TRES BITS EL CUAL ES PROPORCINADO POR TRES INTERRUPTORES. EL CIRCUITO LÓGICO GENERARÁ EL BIT
DE PARIDAD PAR PARA CUALQUIER COMBINACIÓN DEL CÓDIGO EXCEPTO CUANDO LOS TRES INTERRUPTORES
ESTAN INACTIVOS.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

10.- DISEÑAR UN CIRCUITO LÓGICO QUE PROPORCIONE UN BIT DE PARIDA IMPAR PARA UN CODIGO OCTAL DE
TRES BITS EL CUAL ES PROPORCINADO POR TRES INTERRUPTORES. EL CIRCUITO LÓGICO GENERARÁ EL BIT
DE PARIDAD IMPAR PARA CUALQUIER COMBINACIÓN DEL CÓDIGO.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.
I P N_UPIICSA_APLICACIONES
APLICACIONES DE SISTEMAS DIGITALES_DISEÑO DE CIRCUITOS COMB INACIONALES

11.- UNA LÁMPARA DE UNA CASA DE DOS PISOS SE OPERARÁ DESDE DOS INTERRUPTORES, UNO EN LA PLANTA
BAJA Y EL OTRO EN EL PRIMER PISO (COLOCADOS A UN LADO DE LA ESCALERA RESPECTIVAMENTE). LA
LÁMPARA ESTARÁ ENCENDIDA SI EL INTERRUPTOR DE LA PLANTA BAJA ESTA ENCENDIDO Y EL DEL PRIMER
PISO APAGADO, O SI EL DE LA PLANTA BAJA ESTA APAGADO Y EL DEL PRIMER PISO ESTA ENCENDIDO. LA
LÁMPARA ESTARÁ APAGADA SI AMBOS INTERRUPTORES ESTAN APAGADOS O SI AMBOS ESTAN ENCENDIDOS.
UNA SALIDA ALTA (“1” LÓGICO) REPRESENTA LA CONDICIÓN DE ENCENDIDO Y UNA BAJA (“0” LÓGICO) LA DE
APAGADO.

A).- ENCUENTRE LA TABLA DE VERDAD PARA EL PROBLEMA PLANTEADO QUE CUMPLA CON LAS
CONDICIONES ANTERIORES.
B).- SIMPLIFIQUE LAS FUNCIONES DE SALIDA POR MEDIO DE MAPAS DE KARNAUGH (MINITERMINOS Y
MAXITERMINOS)
C).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NAND DE LA FUNCIÒN
SIMPLIFICADA DE MINITERMINOS.
D).- DIBUJAR EL DIAGRAMA LÓGICO PARA LA SALIDA CON COMPUERTAS NOR DE LA FUNCIÒN
SIMPLIFICADA DE MAXITERMINOS.

También podría gustarte