A los alumnos de curso de CIRCUITOS LOGICOS SECUENCIALES, se les ha propuesto lo siguiente:
- Diseñar un RELOJ DIGITAL.
- La implementación del circuito se realizará utilizando el FPGA.
- La señal de entrada de reloj se tomará de los Osciladores del FPGA de 50 Mhz. - La señal se reloj se visualizará en los 6 display en el siguiente orden: HOR – MIN - SEG - En la salida de los leds se visualizará un secuencia de encendido.