Universidad Central de Venezuela

Facultad de Ingeniería - Escuela de Ingeniería Eléctrica

Departamento de Electrónica
Sistemas Digitales

Tema 1 - Familias Lógicas

Contenido
1.  Introducción 2
2.  Compuertas Lógicas 2
2.1.  Compuerta lógica “Buffer” 2
2.2.  Compuerta lógica “AND” 2
2.3.  Compuerta lógica “OR” 2
2.4.  Compuerta lógica “XOR” 2
2.5.  Compuerta lógica “NOT” 3
2.6.  Compuerta lógica “NAND” 3
2.7.  Compuerta lógica “NOR” 4
3.  Características eléctricas 4
3.1.  Características de tensión 4
3.2.  Características de corriente 5
3.3.  Características de tiempo 5
3.4.  Características de potencia 5
4.  Etapas de salida 6
4.1.  Totem pole 6
4.2.  Colector abierto 6
5.  Transistores Schottky 6
 Universidad Central de Venezuela
Facultad de Ingeniería - Escuela de Ingeniería Eléctrica
Departamento de Electrónica
Sistemas Digitales

1.  Introducción 2.2.  Compuerta lógica “AND”

Es la compuerta que realiza la función booleana
El tema 1 es introductorio a la materia de sistemas de producto lógico, su símbolo es un punto y se
digitales y tiene como objetivo que los estudian- define con la siguiente ecuación y simbología:
tes se familiaricen con los componentes electró-
nicos que se utilizan para la fabricación de com- A.B=C
puertas lógicas.
A &
C
Se utilizarán elementos básicos como transis- B
tores, diodos y resistencias para el diseño de
las compuertas, se analizarán las características Entrada A Entrada B Salida C
eléctricas de las compuertas diseñadas. Las fami- 0 0 0
lias lógicas que se van a estudiar son TTL y CMOS. 0 1 0
Finalmente se analizará el funcionamiento de 1 0 0
dispositivos de tres estados. 1 1 1

2.  Compuertas Lógicas 2.3.  Compuerta lógica “OR”

Una compuerta lógica es un dispositivo electró- Es la compuerta que realiza la función booleana
nico capaz de realizar una operación booleana de suma lógica, su símbolo es un + y se define con
o aritmética utilizando dispositivos electrónicos la siguiente ecuación y simbología:
básicos como transistores, diodos y resistencias. A+B=C

Las compuertas lógicas se utilizan en la fabrica- A ≥1

ción de sistemas combinacionales y secuenciales C
B
que serán objetivo de estudio en los temas pos-
teriores de esta materia. Entrada A Entrada B Salida C
0 0 0
Existe una simbolización estandarizada y una 0 1 1
ecuación característica para las compuertas lógi-
1 0 1
cas básicas.
1 1 1

2.1.  Compuerta lógica “Buffer” 2.4.  Compuerta lógica “XOR”

Es la compuerta que realiza la función booleana
Es la compuerta que realiza la función booleana
de igualdad y se define con la siguiente ecuación
de suma exclusiva, su símbolo es un y se define
y simbología:
con la siguiente ecuación y simbología:
A B=C
A=B
A =1
1 C
A B B

Entrada A Entrada B Salida C

Entrada A Salida B 0 0 0
0 0 0 1 1
1 1 1 0 1
1 1 0
 Universidad Central de Venezuela
Facultad de Ingeniería - Escuela de Ingeniería Eléctrica
Departamento de Electrónica
Sistemas Digitales

2.5.  Compuerta lógica “NOT” 2.6.  Compuerta lógica “NAND”

Es la compuerta que realiza la función booleana Es la compuerta que realiza la función boolea-
de inversión, su símbolo es un raya horizontal na de producto lógico negado, su símbolo es la
encima de la variable y se define con la siguiente combinación de la simbología de AND y NOT y
ecuación y simbología: se define con la siguiente ecuación y simbología:

A=B A.B=C

1 A &
A B C
B

Entrada A Salida B Entrada A Entrada B Salida C

0 1 0 0 1
1 0 0 1 1
1 0 1
1 1 0
+5.0 VDC

+5.0 VDC CMOS

Q1
canal-p

A B CMOS
Q2 Q4
canal-p canal-p

Q2
canal-n
A B
C
Q1
canal-n

Q3
0 VDC canal-n

+5.0 VDC 0 VDC

R1

B +5.0 VDC TTL

R2
A Q1
npn
TTL
R1

C
0 VDC R2
A Q1
npn

R3
B Q2
npn

0 VDC
 Universidad Central de Venezuela
Facultad de Ingeniería - Escuela de Ingeniería Eléctrica
Departamento de Electrónica
Sistemas Digitales

2.7.  Compuerta lógica “NOR” 3.  Características eléctricas

Es la compuerta que realiza la función booleana
de suma lógica negado\a, su símbolo es la com- Las características eléctricas de las compuertas
binación de la simbología de OR y NOT y se defi- lógicas se pueden clasificar en:
ne con la siguiente ecuación y simbología:
- Tensión
- Corriente
A+B=C
- Tiempo
A ≥1 - Consumo de potencia
C
B
Estas características son las que por lo general
Entrada A Entrada B Salida C se presentan en la “Hoja de datos” de cada com-
puerta lógica.
0 0 1
0 1 0
1 0 0 3.1.  Características de tensión
1 1 0
Las características de tensión se evidencian cuan-
do la compuerta cambia de estado lógico esta-
+5.0 VDC CMOS bleciendo una relación entre la tensión de salida
y la tensión de entrada.

V [V]
A Q1
canal-p

Vohmax

B Q2
canal-p Vohmin
Margen de ruido alto
Vihmin
C

A Q3
canal-n B Q4
canal-n Zona indefinida

Vilmin
0 VDC Margen de ruido bajo
Volmax
Volmin

+5.0 VDC TTL

Condiciones de compatibilidad lógica
R1
Dos compuertas serán compatibles si se cum-
C plen las siguientes relaciones:
R2 R3
A Q1 B Q2
Vohmin ≥ Vihmin
npn npn

Vilmax ≥ Volmax
0 VDC
 Universidad Central de Venezuela
Facultad de Ingeniería - Escuela de Ingeniería Eléctrica
Departamento de Electrónica
Sistemas Digitales
3.2.  Características de corriente
Las características de corriente son propias de la
constitución de cada compuerta y dependen del
estado lógico en el que se encuentre. Se estable-
cen las siguientes:
Iih: corriente de entrada en nivel alto
Ioh: corriente de salida en nivel alto
Iil: corriente de entrada en nivel bajo
Iol: corriente de salida en nivel bajo
Fan-out
Se define como el número de compuertas lógicas
que pueden ser conectadas a la salida sin sobre-
pasar ninguna de las corrientes de salida (Iol o Ioh)
Fan-in
Se define como el número de compuertas lógi-
cas que pueden ser conectadas a la entrada sin
sobrepasar ninguna de las corrientes de entrada
(Iil o Iih)
3.3.  Características de tiempo
Corresponde al tiempo de conmutación de esta-
do lógico de una compuerta lógica y puede ser
diferente dependiendo de si la conmutación es
positiva o negativa.
tphl: tiempo de propagación de nivel alto a bajo,
corresponde al tiempo medido entre los puntos
medios de los flancos de las señales de entrada y
salida.
tplh: tiempo de propagación de nivel bajo a alto,
corresponde al tiempo medido entre los puntos
medios de los flancos de las señales de entrada y
salida.
trh: tiempo medido en el flanco de subida de la
señal de salida, desde un 10% hasta un 90%.
trl: tiempo medido en el flanco de bajada de la se-
ñal de salida, desde un 10% hasta un 90%.
3.4.  Características de potencia
En un compuerta lógica existen dos tipos de
consumo de potencia, el estático y el dinámico.
La potencia estática es la que el circuito disipa
mientras permanece en un estado estable y de-
pende principalmente del estado de sus salidas.
Los consumos estáticos de las compuertas CMOS
suelen ser despreciables ya que solo se deben a
corrientes parásitas, por otro lado el consumo di-
námico si es apreciable y depende directamente
de la frecuencia de conmutación. Para la familia
TTL el caso es practicamente contrario.
Se define la “potencia media estática” como el
valor promedio de potencia consumida teniendo
en cuenta ambos estados, es decir, la corriente
que consume cuando todas las salidas están en
nivel alto y la corriente que consume cuando to-
das las salidas están en nivel bajo, tal como se in-
dica en la siguiente expresión:
ICCH + ICCL
Pe = VCC.
2
Donde:
- Pm: potencia media estática.
- VCC: tensión de alimentación de la compuerta.
- ICCH: corriente entregada por la fuente cuando
todas sus salidas están en nivel alto.
- ICCL: corriente entregada por la fuente cuando
todas sus salidas están en nivel bajo.
La “potencia dinámica” depende del valor de la
tensión de alimentación de la fuente y la veloci-
dad con la que ocurren las conmutaciones, rela-
cionadas a través de una constante relacionada
con la capacitancia de disipación de energía, tal
como se indica en la siguiente expresión:
Pd = CD.VCC.f
 Universidad Central de Venezuela
Facultad de Ingeniería - Escuela de Ingeniería Eléctrica
Departamento de Electrónica
Sistemas Digitales

Producto velocidad-potencia 4.2.  Colector abierto

Es un factor que indica de cierta manera de la ca-
lidad de la tecnología, haciendo un compendio
entre la disipación de potencia y los tiempos de
retardo. Para ello, cuanto menor sea este valor
más equilibrada es la tecnología. Se calcula como
el producto de la potencia por el retardo. Por lo
general, los dispositivos CMOS tienen un pro-
ducto velocidad-potencia menor que equivalen-
tes de la familia TTL.
4.  Etapas de salida
Esta salida tiene como peculiaridad que se debe
adicionar una resistencia de carga externamente
para que el circuito integrado nos proporcione
un nivel alto. Esta resistencia se suele llamar “re-
sistencia de Pull UP“.
Se utiliza para realizar buses comunes con puer-
tas lógicas. Por ejemplo se pueden crear puertas
AND por conexión uniendo en paralelo las sali-
das de varios circuitos.

4.1.  Totem pole En la práctica este tipo de salida es utilizada para

manejar cargas superiores en cuanto a tensión o
Es una salida típica de la familia TTL y que tiene
corriente que las que normalmente utiliza la fa-
como finalidad disminuir la potencia disipada a
milia de circuitos integrados TTL.
la salida de la compuerta lógica.
+5.0 VDC TTL
El funcionamiento se basa en que para generar
un nivel bajo en la salida, debe conducir el tran- R1
sistor Q2 y en el caso de un nivel alto, conduce el V
transistor Q1.
R2 Rext
Q1
Cabe acotar que cuando ninguno de los dos tran- npn

sistores están polarizados, la salida se comporta Out

como una alta impedancia. Q2
npn

TTL +5.0 VDC R2

0 VDC
R1

5.  Transistores Schottky
R2
Q1
npn Cuando la entrada de un transistor cambia, la sa-
lida no se modifica de inmediato. Este tiempo ex-
plica el retardo de propagación de la familia TTL
Out original.
R3
Q2
npn
El tiempo de retardo de propagación puede ser
reducido impidiendo que los transistores se sa-
turen en operación normal. Esto se hace utilizan-
0 VDC do un diodo Schottky entre la base y el colector
de cada transistor que este propenso a satura-
ción. Los transistores resultantes se conocen
como transistores Schottky.