Circuitos Integrados Lineales: Práctica No.

9
El comparador de voltaje (Configuraciones con histéresis)

Universidad de Guanajuato - Campus Salamanca

z

Polarized light

n0g
laroid
Po
n0p

Crystal section
Polarized and
~
E dephased light

Polaroid
x

Light behavior in a petrographic microscope with light polarizing device. Only one
incident wavelength is shown (monochromatic light). The magnetic field, perpen-
dicular to the electric one, is not drawn.

Oscar G Ibarra-Manzano, ScD [ ibarrao@ugto.mx ]

30 de octubre de 2021

Introducción:
Un comparador de voltaje es un dispositivo que propor-
ciona una señal binaria de salida en función del resultado
de la comparación de la señala de voltaje de entrada con-
tra un voltaje de referencia. Frecuentemente, los compa-
radores de voltaje son utilizados para la realización efi-
ciente de detectores de niveles de voltaje con histéresis,
comparadores de ventana y osciladores RC.
En esta práctica, se analizarán e instrumentarán tres con-
figuraciones de detectores de nivel de voltaje: El primero
de ellos corresponde a un Detector de voltaje no inver-
sor con histéresis, el cual proporciona una señal de sali-
da en bajo mientras que la señal de entrada sea menor al
nivel de voltaje de disparo superior (Vin < VHT ), con-
mutando a un nivel de salida en alto cuando el voltaje de
entrada sea superior a VHT ; y regresará a un nivel de sa-
lida en bajo hasta que la señal de entrada sea menor al
nivel de voltaje de disparo inferior VLT .
La segunda estructura, es un Detector de voltaje inver-
sor con histéresis, el cual proporciona una señal de sali-
da en alto mientras que la señal de entrada sea inferior al
nivel de voltaje de disparo superior (Vin < VHT ), con-
mutando su salida a un nivel en bajo una vez que la señal
de entrada es superior a VT H , regresando su salida a un
nivel en alto una vez que la señal de entrada sea menor
que el nivel de voltaje de disparo inferior VLT .
En ambos casos, las configuraciones a utilizar permiten
diseñar un detector de nivel de voltaje configurable para
fijar el voltaje central VC y el voltaje de histéresis VH ,
en función de dos parámetros a calcular (VREF y n). En
la última parte de la práctica, se analizará e instrumen-
tará un Detector de nivel de voltaje configurable en los
niveles de voltaje de histéresis y voltaje central en fun-
ción de los parámetros n y m.
En los tres casos, el detector de nivel de voltaje toma co-
mo parámetro de diseño el voltaje de hitéresis (VH ) y el
voltaje central (VC ), definidos por las ecuaciones:
VH = VHT − VLT (1)
VHT + VLT
VC = (2)
2
Para la elaboración de esta práctica se utilizará un compa-
rador con una configuración de salida a colector abierto,
esta caracterı́stica implica el uso de una resistencia de po-
larización a VCC (pull-up). En la mayorı́a de los compa-
radores de baja potencia (LM311 o LM339), la corriente
máxima que circula a través del transistor de salida del
comparador, no deberá superar los 15mA. En nuestro ca-
so, limitaremos la corriente que circula a través del tran-
sistor de salida a 5mA, lo que conduce a utilizar una re-
sistencia de: Rpull−up = (VCC − VEE )/5mA ≃ 4,7KΩ.

1
Fundamento:
PARTE I: Detector de nivel de voltaje no inversor El nivel de voltaje de disparo inferior (VLT ) es obtenido
con histéresis: resolviendo la Ec. (3) cuando V + = VREF , Vin = VLT
+
y Vout = Vsat , eliminando el término R:
La configuración que se utilizará se muestra en la Figu-
ra 1. En esta estructura, el voltaje de histéresis (VH ) y 
1
  
1
+
el voltaje central (VC ), son los parámetros de diseño que V REF 1 + = V LT + Vsat (6)
n n
deberán dar lugar a determinar el voltaje de referencia    
n+1 + 1
(VREF ) y el factor de escala de la resistencia (n), obser- VLT = VREF − Vsat (7)
n n
var la Figura 2. Para encontrar la respuesta del detector,
formulemos la ecuación de nodo en la terminal no inver-
sora del comparador de voltaje, esta ecuación quedarı́a Sustituyendo las Ecuaciones (5) y (7) en (1) y (2) y re-
de la siguiente forma: solviendo para n y VREF , tenemos:
     
1 1 1 1
V+ + = Vin + Vout (3) +
Vsat −
− Vsat
R nR R nR n = (8)
VH
donde el voltaje de salida (Vout ) solo tiene dos niveles de −
V + + Vsat
 
− n
+
voltaje posibles, expresados como: Vout = {Vsat , Vsat }. VREF = VC + sat (9)
n+1 n+1
El nivel de voltaje de disparo superior (VHT ) es obtenido
resolviendo la Ec. (3) cuando V + = VREF , Vin = VHT
y Vout = Vsat−
, eliminando el término R: De esta forma, conociendo los voltajes de saturación po-
+ −
    sitiva y negativa del comparador de voltaje (Vsat y Vsat )
1 − 1 y los voltajes deseados de histéresis (VH ) y voltaje cen-
VREF 1 + = VHT + Vsat (4)
n n tral (VC ), pueden ser calculados el voltaje de referencia
(VREF ) y el factor n necesarios para obtener el detector
   
n+1 − 1
VHT = VREF − Vsat (5) de nivel de voltaje no inversor deseado.
n n
Vout
VCC Vout &Vin
VCC
VCC
+
Vsat +
Vsat

VREF − VHT

Vout VH

VLT

+
VC

VC

0 0
Vin
R VEE VLT VHT t

Vin
V+ nR

Figura 1: Detector de nivel de voltaje no inversor con −

Vsat −
Vsat
VH
histéresis. VEE VEE

Figura 2: Respuesta del comparador de nivel de voltaje

no inversor con histéresis.

2
PARTE II: Detector de nivel de voltaje inversor con El nivel de voltaje de disparo inferior (VLT ) es obtenido
−
histéresis: resolviendo la Ec. 10 cuando V + = VLT y Vout = Vsat ,
eliminando nuevamente el término R, tenemos:
La configuración del detector de nivel de voltaje inver-    
sor de la Figura 3 presenta una respuesta a la señal de 1 − 1
VLT 1 + = Vsat + VREF (13)
entrada como lo muestra la Figura 4. En esta configura- n n
 −  
ción, la señal de entrada es aplicada a la terminal inverso-

Vsat nVREF
ra del comparador, el cual conmuta su estado de acuerdo VLT = + (14)
n+1 n+1
a la diferencia de potencial existente entre las terminales
inversora (V − ) y no inversora (V + ) del comparador de Sustituyendo las Ecuaciones (12) y (14) en (1) y (2) y
voltaje. En análisis de su comportamiento se determina resolviendo para n y VREF , tenemos:
obteniendo la ecuación de nodo en la terminal no inver- + −
sora del comparador de voltaje, esta ecuación quedarı́a Vsat − Vsat
n = −1 (15)
de la siguiente forma: VH
−
V + + Vsat
 
      n+1
+ 1 1 1 1 VREF = VC − sat (16)
V + = Vout + VREF (10) n 2n
R nR nR R
donde la salida del comparador de voltaje (Vout ) solo tie-
De igual forma, conociendo los voltajes de saturación po-
ne dos niveles de voltaje de salida posibles, expresados + −
sitiva y negativa del comparador de voltaje (Vsat y Vsat )
− +
como: Vout = {Vsat , Vsat }. y los voltajes deseados de histéresis (VH ) y voltaje cen-
El nivel de voltaje de disparo superior (VHT ) se obtie- tral (VC ), pueden ser calculados el voltaje de referencia
+
ne resolviendo la Ec. (10) cuando Vout = Vsat y V + = (VREF ) y el factor n necesarios para obtener el detector
VHT , eliminando el término de R de ambos lados de la de nivel de voltaje inversor deseado.
expresión, obtenemos:
   
1 + 1
VHT 1 + = Vsat + VREF (11)
n n
 +   
Vsat nVREF
VHT = + (12)
n+1 n+1
Vout
VCC Vout &Vin
VCC
VCC
+
Vsat +
Vsat

Vin − VHT

vout VH

VLT

+
VC

VC

0 0
Vin
R VEE VLT VHT t

VREF
V+ nR

Figura 3: Detector de nivel de voltaje inversor con −

Vsat −
Vsat
VH
histéresis. VEE VEE

Figura 4: Respuesta del comparador de nivel de voltaje

inversor con histéresis.
3
 PARTE III: Detector de nivel de voltaje El nivel de voltaje superior (VHT ) se obtiene sustituyen-
−
configurable en los niveles de voltaje de histéresis y do Vin = VHT y Vout = Vsat en la Ec. (18), se elimina el
voltaje central: término R y se resuelve para V HT , obteniendo:

La tercera configuración a analizar, corresponde a un de- −

Vsat VREF
tector de nivel de voltaje no inversor con configuración V HT = − − (19)
n m
de los niveles de voltaje de disparo superior e inferior a
través de los factores n y m. La estructura y su respuesta El nivel de voltaje de disparo inferior (VLT ) se obtiene
a la señal de entrada son mostrados en las Figuras 5 y 6, de forma similar, sustituyendo Vin = VLT y Vout = Vsat +

respectivamente. en la Ec. (18), se elimina el término R y se resuelve para

Para determinar su comportamiento, se establece la ecua- VLT , obteniendo:
ción de nodo para el voltaje presente en la terminal no
inversora (V + ) del comparador de voltaje, la cual queda V+ VREF
VLT = − sat − (20)
expresada de la siguiente forma: n m
   
1 1 1 1 Sustituyendo las Ecuaciones (19) y (20) en (1) y (2) y
V+ + + = Vout +
R nR mR nR
    (17) resolviendo para n y m, tenemos:
1 1
VREF + Vin + −
mR R Vsat − Vsat
n = (21)
la ecuación puede ser considerablemente simplificada, VH
tomando V + = 0, aplicando el modelo ideal del com- 2nVREF
m = − + − (22)
parador ya que la terminal inversora del dispositivo se Vsat + Vsat + 2nVC
encuentra conectada a tierra (GND), de esta forma, la
ecuación queda como sigue: +
De esta forma, conociendo los voltajes de saturación Vsat
−
y Vsat y los voltajes deseados de histéresis (VH ) y voltaje
     
1 1 1
Vout + VREF + Vin =0 (18) central (V ), se calculan los factores n y m.
nR mR R C

Vout
nR Vout &Vin
VCC
VCC
+
Vsat +
Vsat

VCC VHT

VH

VLT

− VC

VC

R vout
0 0
Vin
Vin + VLT VHT t

mR

V+
− −
Vsat Vsat
VH

VEE = VREF VEE VEE

Figura 6: Respuesta del comparador de nivel de volta-

Figura 5: Comparador con ajustes independientes para la
je no inversor con histéresis configurable en los voltajes
histéresis y el voltaje de referencia.
central y de histéresis.

4
Desarrollo & Resultados:
Para facilitar la realización de los tres detectores de nivel PARTE II: Detector de nivel de voltaje inversor con
de voltaje revisados en la sección anterior, ajustaremos histéresis:
los voltajes de alimentación del comparador de voltaje
+ −
para que se cumpla la condición: Vsat = −Vsat = Vsat .
Este proceso se realizará considerando una resistencia de Realizar un detector de nivel de voltaje inversor que cum-
polarización (Rpull−up ) para el colector abierto del com- pla con los parámetros de diseños especificados en la Ta-
parador de 2,2kΩ, como se muestra en la Figura 7. bla 2:

VCC Detector de nivel de voltaje no inversor

−
Vsat −10V
Vsat +
Vsat +10V
VH 1.0 V
Rpull−up VC  5.0 V

2.2kΩ Vsat
− n 2 −1
VH
vout
 
1kΩ n+1
VREF VC
Vin + n

Tabla 2: Parámetros de diseño del detector de nivel de

VEE voltaje inversor.

Figura 7: Configuración para ajustar VCC y VEE para ob-

+ − PARTE III: Detector de nivel de voltaje
tener Vsat = −Vsat = Vsat
configurable en los niveles de voltaje de histéresis y
.
voltaje central:
PARTE I: Detector de nivel de voltaje no inversor
con histéresis: Realizar un detector de nivel de voltaje no inversor con-
Realizar un detector de nivel de voltaje no inversor que figurable independientemente a través de los factores n y
cumpla con los parámetros de diseños especificados en la m que cumpla con los parámetros de diseños especifica-
Tabla 1: dos en la Tabla 3:

Detector de nivel de voltaje no inversor Detector de nivel de voltaje no inversor

− −
Vsat −10V Vsat −10V
Vsat + Vsat
Vsat +10V +
Vsat +10V
VH 1.0 V VH 1.0 V
VC 5.0 V  VC  5.0 V
Vsat

n 2 Vsat
n 2 −1
 VH  VH
n VREF
VREF VC m −
n+1 VC

Tabla 1: Parámetros de diseño del detector de nivel de Tabla 3: Parámetros de diseño del detector de nivel de
voltaje no inversor. voltaje inversor.

5
Conclusiones:
Una vez realizados los tres detectores de nivel de voltaje, efectúa las mediciones necesarias para verificar el diseño
instrumentado y comprueba los resultados obtenidos, no olvidar comentar y concluir lo observado (incluir capturas
o pantallas de la señal observada en el osciloscopio como una verificación de lo diseñado respecto a lo obtenido).