Universidad Nacional del Callao

Facultad de Ingeniería Industrial y de Sistemas

Escuela Profesional de Ingeniería de Sistemas

Arquitectura y organización del

computador
Tema de la clase:
Arquitectura del
Microprocesador,
Evolución y
Funcionamiento

Mg. Msc. Ing. Sally Torres

sktorresa@unac.edu.pe
Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres
 Contenido
Organización interna de la
computadora

Evolución del microprocesador

Representación digital de los

datos

Arquitectura básica del

microprocesador

Microprocesdores dela familia

Intel

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Organización interna de la computadora
Un computador esta compuesto por distintos tipos de hardware que permiten
su correcto funcionamiento, este proceso de ejecución de ordenes, se puede
ver en los diagramas que se presentan a continuación.

2.1 Diagrama Estructural de una computadora personal

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres
 Organización interna de la computadora

2.2 Diagrama Estructural de una computadora personal,

mostrando elementos internos
Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres
 Diagrama estructural de la Unidad de
Control

2.3 Organización Interna de la Unidad de control

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Diagrama estructural de la Unidad
Aritmético Lógica

2.4 Organización Interna de la Unidad Aritmético Lógica

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Diagrama estructural de la Memoria
Principal

2.5 Organización Interna de la Memoria Principal (Central)

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Ciclo de Instrucción

La ejecución de una instrucción involucra dos fases:

• la primera es la fase de búsqueda de la instrucción:
En donde se hace la transferencia de la instrucción
que se va a ejecutar desde la RAM a la Unidad de
Control.
• La segunda es la fase de ejecución: la cual consiste
en la realización de todas las acciones que
conforman la instrucción en sí.

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Fase de Busqueda

2.6 Diagrama que muestras las etapas de una Búsqueda de Microinstrucción

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Fase de Ejecución

2.7 Diagrama que muestra las etapas de la Ejecución de una instrucción)

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres
 Evolución de los MP familia intel

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Evolución de los MP familia intel

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Evolución de los MP familia intel

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Evolución de los MP familia intel

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Representación digital de los datos
• 2.4.2 Sistema de numeración.-
• Binario a decimal.-
• Decimal a binario
• Cualquier base a binario
• Punto Flotante.-
• Formula: Y=(-1)S*2(E-127)*1M
• Donde: S- bit de signo; E- Exponente
M- Mantiza

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Representación digital de los datos
• 2.4.2 Sistema de numeración.-
• Magnitud verdadera.-
• Sistema de complemento a dos.-
• Complemento de R.- Para todo N>0 en base r
con parte entera de M dígitos se define el
complemento r de N como rn - N para N = 0 y 0
para N=0.

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Arquitectura basica del
microprocesador
Unidad de interfase de bus R1 R2 R3 R4 A1 R5 R6 L2 R7

Unidad de instrucciones D1 D2 D3 D4 O D5 D6 O

Unidad de ejecución E1 E2 E3 E4 O E5 E6

Unidad de GD1 GD2

dirreccionamiento

2.9 Diagrama que muestra las etapas de la Ejecución de una instrucción)

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Diagrama estructural del
Procesador Intel
El procesador esta conformado por:
CPU - Unidad Central de Procesamiento
MMU - Unidad de Control de la Memoria
BU - Interface del bus
la CPU esta formada por:

EU - Unidad de Ejecución(unidad aritmético lógico)

IU - Unidad de Instrucciones

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 2.9 Diagrama en Bloques de un Microprocesador Basico Intel)

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Descripción de las salidas del
microprocesador
• Cada terminal de salida es capaz de disipar (0 lógico) 4.0mA
(conexiones de direcciones y datos) o 5.0mA (otras conexiones). Esto
representa un incremento en el manejo de corriente en comparación
a los 2.0 mA disponibles en las terminales de salida de miembros
anteriores de la familia.
• A31-A2Salidas D31-D0 Entrada/Salidas
• BE3-BE0  Salidas  M/IO  Salida 
• W/R  Salida RESET  Entrada
• READY  Entrada LOCK  Salida
• D/C  Salida NA – Entrada
• HOLD – Entrada HLDA - Salida
• INTR – Entrada NMI – Entrada
• VCC - Alimentación + 5V. Entrada VSS - Tierra Entrada

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Descripción básica del Trabajo del
Microprocesdor
En los microprocesadores se puede elejir uno de
los regimenes de trabajo del bus de
direcciones:
• Regimen de cascada (Cambeir)
• Regimen Normal (No Cambeir)

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres

 Ciclo del bus del estado del
microprocesador
M/IO D/C W/R Tipo De Ciclo De Bus
0 0 0 Ciclo de confirmación de la interrupción.
0 0 1 ---- ----
0 1 0 Ciclo de lectura desde el puerto de E/S.
0 1 1 Ciclo de escritura hacia el puerto de E/S.
1 0 0 Ciclo de elección de instrucciones de la Memoria.
1 0 1 Alto, si la dirección es igual a 2 error binario si a la
dirección es igual a Ø
1 1 0 Ciclo de lectura de datos desde la memoria.
1 1 1 Ciclo de escritura de datos en la memoria.

Arquitectura y Organización de la PC FIIS-UNAC Mg. Msc. Sally Torres