13.3.

Procesadores superescalares
Un enfoque más agresivo es equipar el procesador con varias unidades de procesamiento para manejar
varias instrucciones en paralelo en cada etapa de procesamiento. Con esta disposición, varias instrucciones
comienzan a ejecutarse en el mismo ciclo de reloj y se dice que el proceso utiliza varios problemas. Estos
procesadores son capaces de lograr un rendimiento de ejecución de instrucciones de más de una instrucción
por ciclo. Se les conoce como 'procesadores superescalares'.

Figura 2. Diagrama de un procesador con 2 unidades de extensión (Han & Sharma, 2019)

En el diagrama anterior, hay un procesador con dos unidades de ejecución; uno para enteros y otro para
operaciones de coma flotante. La unidad de búsqueda de instrucciones es capaz de leer las instrucciones a
la vez y almacenarlas en la cola de instrucciones. En cada ciclo, la unidad de despacho recupera y
decodifica hasta dos instrucciones del principio de la cola. Si hay un entero, una instrucción de coma flotante
y ningún peligro, ambas instrucciones se envían en el mismo ciclo de reloj.

Ventajas de la arquitectura superescalar

En un procesador superescalar, el efecto perjudicial sobre el rendimiento de varios peligros se vuelve

aún más pronunciado.

El compilador puede evitar muchos peligros mediante una selección y un orden juiciosos de las
instrucciones.

El compilador debe esforzarse por intercalar instrucciones enteras y de coma flotante. Esto permitiría a
la unidad de despacho mantener ocupadas tanto las unidades enteras como las de coma flotante la
mayor parte del tiempo.

En general, se logra un alto rendimiento si el compilador puede organizar las instrucciones del
programa para aprovechar al máximo las unidades de hardware disponibles.

Desventajas de la arquitectura superescalar

Debido a este tipo de arquitectura, pueden surgir problemas en la programación.

Obra publicada con Licencia Creative Commons Reconocimiento No comercial Compartir igual 4.0

Unidad de Educación a Distancia