UASLP FI Laboratorio de Sistemas Digitales Practica 7 Practica 7 Control de una Maquina Expendedora Mediante Maquinas de Estado Finito (FSM) 7.1 Objetivo El alumno aprenderd la importancia del diserio de una maquina de estados finitos (FSM) para controlar un proceso cualquiera. Disefiar un control mediante maquinas de estados finitos para controlar una maquina expendedora de productos. 7.2 Antecedentes Un circuito secuencial como ya se ha visto can anterioridad consiste en dos etapas principales: una etapa combinacional que tradicionalmente esta conformada por compuertas AND, OR y NOT, y la siguiente etapa consiste basicamente en Flip-Flops y es una etapa de memoria A.un circuit secuencial también se le conoce en la literatura técnica como Maquina de Estado Finito 0 FSM de finite state machines. El nombre proviene del hecho de que el comportamiento funcional de estos, circuitos puede representarse mediante un nimero finito de estados. Existen dos configuraciones basicas de las FSM las cuales son las siguientes: + Maquinas de Moore En esta configuracién, el circuito secuencial o FSM las salidas sélo dependen de los estados, + Maquinas de Mealy En esta maquina, las salidas dependen tanto del estado como de las entradas principales. Una FSM, ya sea Moore o Mealy, pude formar parte de circuito que desemperie una tarea especifica, tal como el control de operaciones en un procesador en el que el control de la unidad aritmética logica (ALU) esté regido por una FSM que realiza el comando para permitir a la ALU realizar las operaciones basicas “suma-festa” “corrimientos l6gicos” “corrimientos aritméticos” entre otras operaciones. En sistemas robotizados, sistemas macatrénicos, entre otros 7.3 Ejemplo de diseiio de una FSM Disefar una FSM de una maquina expendedora de productos, el producto cuesta $3.00 pesos y acepta monedas de $1.00 y $2.00 pesos. Suponga que solamente so puede introducir una moneda a la vez y que la maquina tiene monedas ilimitadas para dar cambio. También suponga que la sefial de reloj tiene Una frecuencia mucho mayor que la velocidad con que se introducen (las monedas) El sistema tiene dos entradas + Upara indicar que se ha introducido una moneda de $1.00 + D para indicar que se ha introducido una moneda de $2.00 El sistema tiene dos salidas +P para indicar que se tiene que entregar producto ‘© C para indicar que se tiene que entregar cambioUASLP FI Laboratorio de Sistemas Digitales Practica 7 7.3.1. Planteamiento de la FSM i. La maquina comienza a plantearse iniciando en un estado inicial $0 que indica que no se ha recibido ninguna moneda y por lo tanto no se entrega producto ni cambio. “Mientras no se reciba ninguna moneda se debe permanecer en este estado”. ji, Cuando se reciba una moneda de $1.00 (U=1) se debe pasar a un estado S1 que indique que hay $1.00 acumulado, todavia sin dar producto ni cambio. Cuando se reciba una moneda de $2.00 (D=1) se debe pasar a un estado $2 que indique que hay $2.00 acumulados sin dar producto ni cambio. El grafo parcial que arroja este analisis se ilustra en la figura 7.1 oo ae’ we Figura 7.1. Orato parcial mostrando a 80 y sus transilones ‘Ahora se analiza ol estado $1 con $1.00 acumulado. iv. Sien el estado $1 no se reciben monedas permanecera sin cambios (es decir, se continua en ol estado S1). De lo contrario, si se recibe una moneda de $1.00 se procede al estado S2, para indicar que hay $2.00 acumulados v. _Sise recibe una moneda de $2.00 se procade a un estado $3 donde se entregara el producto sin cambio. El grafo parcial que arroja este analisis se ilustra en la figura 7.2. Figura 7.2. Grafo parcial hasta 1.UASLP FI Laboratorio de Sistemas Digitales Practica 7 Ahora se analiza el estado $2 con $2.00 acumulado. vi. El estado 2 indica que hay $2.00 acumulados, y mientras no reciba ninguna moneda debe petmanecer sin cambios. vii. Si se recibe una moneda de $1.00 se procede al estado $3 donde se entrega producto. vil, Si se entrega una moneda de $2.00 se procede a un estado $4 donde se entraga el producto y 0 otorga cambio también. El grafo parcial que arroja este analisis se ilustra en la figura 7.3. Figura 7.3, Grafo parcial hasta $2, Dado que fa frecuencia de reloj se supone demasiado elevada respecto a la velocidad con que se introducen las monedas, se puede suponer que después de dar producto y cambio en los estados S3 y 4, no se reciben mas monadas y se procede incondicionalments al estado inicial SO. El grafo completo se muestra en la figura 7.4. Figura 7.4, Grafo completo de la maquina expendedora, 7.3.2. Vaclado de informacién a la tabla de estados La siguiente etapa consiste on vaciar la informacién a una tabla de estados y olegir ol FF a utilizar. Por simplicidad, seleccionamos el FF tipo D para el disefio del circuito secuencial La tabla de estados, contiene todas las transiciones efectuadas en el grafo, y se ilustra a continuaciénUASLP FI Laboratorio de Sistemas Digitales Practica 7 ‘Tabla 7.1. Tabla de transicién de estados Estado Estado presente | siguiente ‘aida: PC 30 Si Sz So St Sz s S2 So Se 53 Se S41 80150150 Tabla 7.2. Tabla de transicion de estados codificada Estado Estado presente Siguiente ‘Salida a LO “001 | 001 | 070-| 071 [san [-00-[-00_ | 10-| 00: OH] O10 [077 100} ocx 00-O- 14] 00 ‘O¥i_| 000 | 000 | 000 | 000 {00-|-0a_|-00-| 007 *fo0—T 900 900-T 000-T 000- 001 00-1 00-1 00 Para este ejemplo se necesitan dos tablas de transiciones. En la primera se establece el tipo de Flip-flop que deberd utilizarse en el disetio, la segunda tabla esta formada por las salidas del sistema, Tabla 7.3. Tabla de excitacién de Flip-flops vp q 1] Qo] 32 | K2 [KI] | KO DP | DL ula fief fa | fae fe fol of olf fife eel off fe eal} offalUASLP FI Laboratorio de Sistemas Digitales Practica 7 Como se puede ver en la tabla 7.3, las eouaciones de transicién para los FF, se obtienen a partir de mapas de cinco vatiables, 0 puede recurrir a un software especializado para realizar la reduccién de la tabla de verdad y abtener las ecuaciones. Para encontrar las ecuaciones de excitacién de las salidas se recurre a la tabla 7.4. En esta tabla estan presentes todas las combinaciones para C y P. Tabla 7.4. Tabla de excitacién de salidas 2 lal |c|P Realizando las operaciones pertinentes, y considerado la utlizacién de Flip-fop's JK, se obtienen las siguientes expresiones: Para las entradas a los FF-JK Para las salidas 7.4 Desarrollo de la practica Utlizando la tabla 7.4 y considerando las columnas para el Flip-op tipo D, encuentre las ecuaciones de entrada a los FF tipo D. NOTA: Las expresiones de salida son las mismas que en el JK pues no dependen de los FF a utilizar La expresion para D; es D, = UG,a, +DG,q, +UG;5, Encuentre las ecuaciones para Do y D> Determine ol nimero de compuertas a utilizar mediante un diagrama esquematico. ‘Arme al circuit logico digital ‘Agregue a parte del raloj disefiado en las practicas anteriores. Realice las conexiones necesarias y pruebe su circuit. © 2Obedece al grafo de la figura 7.4? 7.5 Material y equipo Material 2 Tablilla de conexiones Para circuitos integrados: 1 Interruptores DIP 4 entradas de cambio deslizable 1 Resistencia de 4702 Para la construccién del multivibrador astable 555. 1 Potenciémetro de 1MQ Para la construccién del multivibrador astable 555.UASLP FI Laboratorio de Sistemas Digitales Practica 7 1 |Capacitorde 100uF a 50V__| Para la construccién del multivibrador astable 555 2 | Capacitares de 0.47:F a 50V_ | Para la construccién del astable (fitros) 1/555 multivibrador Las |74L832 Circuito integrado OR do dos entradas necesarias Las |74LS08 Circuito integrado AND de dos entradas necesarias. Las |74LS04 Circuito integrado inversor necesarias 4 |Resistencias 1K0 Para protecci6n contra corto circuito 7.6 Conclusiones 7.7 Cuestionario 41. Dibuje el esquematico del circuito combinacional y secuencial del grafo que esta en la figura 7.4 2. Simule el ciruito utilizando Electronics work bench. 3. Simule @! circuito de la practica y comparelo con el del punto 1 del cuestionatio. 4-Investigar los siguientes temas: + gPor qué es necesario el control en una ALU? + La arquitectura de una computadora basica + Laiferencia entre un microprocesador y un microcontrolador. Anexar la simulacién solicitada