Tema: VHDL – Diseño lógico secuencial

Taller
1. Realizar un programa en VHDL para describir el funcionamiento de un flip-flop tipo JK.
2. Realizar un programa en VHDL para describir el funcionamiento de un flip-flop tipo T.
3. Realizar un programa en VHDL para describir el funcionamiento de un registro de desplazamiento
con entrada serie/paralelo de N bits y salida serie.
4. Realizar un programa en VHDL para describir el funcionamiento de un registro de desplazamiento
con entrada serie/paralelo de N bits y salida paralelo.
5. Realizar un programa en VHDL para describir el funcionamiento de un contador con secuencia 0,
1, 3, 5 y repita el ciclo. El circuito debe tener una señal de “reset” o reinicio activo en bajo para
colocar salidas en bajo.
6. Realizar un programa en VHDL para describir el funcionamiento de un contador con secuencia 0,
1, 2, 3, 4, 5, 6, 7 y repita el ciclo. El circuito debe tener una señal de “reset” o reinicio activo en
bajo para colocar salidas en bajo.
7. Realizar un programa en VHDL para describir el funcionamiento de un cronómetro digital que
cuente de 0 a 99, configurado con dos contadores (o-9) conectados en serie.
8. Realizar un programa en VHDL para resolver el siguiente diagrama de estados;

1/0
0/0
1/1
0/0
1
0/0 1/0 1/0

9. Realizar un programa en VHDL para resolver el siguiente diagrama de estados;

000
0 0/0
1 0 1

110 001
0/0 0/0
0 1 0 1

101 011
0/0 00/
1 0
0 0 1
111 010
0/0 0/0
1 0 1
0
110