CÓDIGO: SGC.DI.

505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA REVISIÓN:
LABORATORIO, TALLER O CAMPO. 12/04/2017

ELECTRÓNICA INTRUMENTACIÓN -
DEPARTAMENTO: ELÉCTRICA Y ELECTRÓNICA CARRERA:
AUTOMATIZACIÓN
DISEÑO VLSI – SISTEMAS PERÍODO
ASIGNATURA: 202051 NIVEL: SEXTO
EMBEBIDOS LECTIVO:
DOCENTE: ING. AMPARO MEYTHALER N. NRC: 2034 - 3392 PRÁCTICA N°: 7_3P

LABORATORIO DONDE SE DESARROLLARÁ LA PRÁCTICA ELECTRÓNICA DIGITAL

TEMA DE LA
PROGRAMACIÒN EN VHDL UTILIZANDO EL ESTILO ESTRUCTURAL – SEGUNDA PARTE
PRÁCTICA:
INTRODUCCIÓN:

DIVISOR DE FRECUENCIA

Los circuitos digitales, a no ser que sean asíncronos, van comandados por un reloj cuya frecuencia puede variar según
el tipo de sistema digital del que se trate. Desde el microprocesador que funcionaba con un reloj de 1Mhz hasta los
actuales, que funcionan en el orden de los gigahercios.

En un sistema digital complejo es habitual que se necesite obtener diferentes frecuencias de reloj para diferentes
subsistemas. Un ejemplo muy claro puede ser el de un reloj digital que tiene que contar los segundos, por lo tanto,
necesita un reloj de 1Hz (un pulso por segundo).

La función de un divisor de frecuencia entonces, es incrementar el período de trabajo del reloj, para que la aplicación
funcione a una menor velocidad, a pesar de que el reloj general sea de muy alta frecuencia.

OBJETIVOS:

 Consolidar el manejo de componentes en la arquitectura de un archivo en VHDL.

 Implementar un circuito secuencial mediante componentes en VHDL.

MATERIALES:
REACTIVOS: INSUMOS:

EQUIPOS:

 PC con el paquete GVHDL.

MUESTRA:

INSTRUCCIONES:

1) Trabajo Preparatorio:
 CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA REVISIÓN:
LABORATORIO, TALLER O CAMPO. 12/04/2017

a) Diseñar un contador del 0 al 7 para un display a 7 segmentos (escoja Ud. el tipo). Suponiendo que el reloj
del sistema es de 50 MHZ, el conteo debe trabajar a 3 Hz. El sistema total tendrá un reset (escoja Ud. el
flanco y nivel del reloj y el reset)

2) Verifique el funcionamiento del paquete seleccionado.

ACTIVIDADES POR DESARROLLAR:

a) Edición.

 Digite el ejercicio del trabajo preparatorio, para crear el archivo *.vhdl. Incluya también una captura de
pantalla del trabajo al digitar uno de los componentes y una al digitar el principal.

b) Compilación (Síntesis).

 Compile los archivos fuente realizados.

c) Simulación.

 Realice el archivo con los vectores de prueba. Presente una captura de pantalla de uno de los componentes
y una del principal.
 Corra el ejercicio y revise el funcionamiento. Presente una captura de pantalla del funcionamiento de uno
de los componentes y una del funcionamiento de todo el ejercicio.

Notas Si no funciona el programa, debe corregirlo desde el literal a.

RESULTADOS OBTENIDOS:
 Anote los errores cometidos en el desarrollo de la práctica (si los tuvo) y la forma en que los corrigió.

 Explique cómo se realizan y el funcionamiento del componente divisor de frecuencia realizado. Incluye el cálculo
que requiere.

CONCLUSIONES:
 CÓDIGO: SGC.DI.505
GUIA PARA LAS PRÁCTICAS DE VERSIÓN: 2.0
FECHA ULTIMA REVISIÓN:
LABORATORIO, TALLER O CAMPO. 12/04/2017

RECOMENDACIONES:

FIRMAS

F: ……………………………………………. F: ………………………………………………. F: ……………………………………………………

Nombre: Ing. Amparo Meythaler N. Nombre: Ing. Marco Pilatásig P. Nombre: Ing. Marco Pilatásig P.
COORDINADOR DE ÁREA DE COORDINADOR/JEFE DE LABORATORIO
DOCENTE CONOCIMIENTO