DISPOSITIVOS LOGICOS PROGRAMABLES SIMPLES (SPLD)

CONSTRUCCION
Los SPLDs es una combinación de un dispositivo lógico (arreglo de
compuertas AND, seguido por otro arreglo de compuertas OR, uno o
ambos arreglos programables, algunos incluyen Flip Flops) y una
memoria, donde la memoria se usa para almacenar el patrón el que se
le ha dado al chip durante la programación.

ESTRUCTURA

La estructura típica consiste en "suma de productos" esto se refiere:

1. Matriz AND programable + Matriz OR fija

2. Se puede implementar cualquier función de n entradas de hasta p
términos producto.
FUNCIONAMIENTO
Esta estructura que presenta un SPLD permite implementar
cualquier suma de productos lógicos con un número de variables
definidas y limitadas, entre otras, por el número de entradas y
salidas que tenga el dispositivo.
DISEÑO

Puesto que las PAL son circuitos integrados muy complejos desde el
punto de vista interno, los fabricantes han adoptado una notación
simplificada para eliminar los diagramas lógicos complicados.

REFERENCIA:
 http://electronicaintegradalmec.blogspot.com/2008/02/dispositi
vos-logicos-programables.html?m=1
 http://abcarticulos.info/article/lo-spld-cpld-y-fpga