Está en la página 1de 5
UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA DEPARTAMENTO ACADEMICO DE INGENIERIA ELECTRONICA Practica 5. Demodulador FSK mediante PLL 5.1. Objetivos Estudiar el funcionamiento de un PLL y su aplicaci6n para la demodulacién de una sefial modulada FSK. 5.2. El PLL LM565 EL LM565 es un circuito de fase cerrada (PLL) de propésito general que dispone de un oscilador controlado por tensién (VCO) altamente lineal y un detector de fase doblemente balanceado con buena supresién de portadora. Las aplicaciones en las cuales puede utilizarse este dispositivo son varias: sincronizacién de datos, demodulacién de FM o FSK, — demodulacién coherente, sintetizador de frecuencia, multiplicador de frecuencia, etc. wor ror veo. ourwor Passe companaron ‘veo or werentnce ‘ourror veo comtnot Notrace Tanto la frecuencia de oscilacién libre del VCO como el ancho de banda del msston filtro pueden ser _seleccionados mediante el uso de resistores y capacitores externos. A continuacién se detallan las caracteristicas més importantes de este dispositivo. Detector de Fase Impedancia de entrada 5kQ Resistencia de salida 3,6kO Sensibilidad Kp 0.68 V/rad Oscilador controlado por tension Frecuencia maxima de operacién 500 KHz, Sensibilidad Ko 4,1 fo rad/sec ‘V (fo, frec. VCO) Bucle cerrado Ganancia del lazo KoKn 2,8 fo Hz (Alimentacién + 6V) La frecuencia de oscilaci6n libre del VCO viene dada aproximadamente por: RG @ donde Ro y Co son los valores de la resistencia y condensador externos conectados a las patillas 8 y 9 del circuito integrado. De esta forma, la ganancia del lazo viene dada por: 3,6 fo @ UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA DEPARTAMENTO ACADEMICO DE INGENIERIA ELECTRONICA siendo Vc la tensi6n de alimentaci6n total. El rango de frecuencias en el que el bucle puede mantenerse cerrado (rango de retencién) es KoKy . ,8fo Qn Ve Mfn =* @) 5.3. Realizacién practica 5.3.1. Modulador FSK En la figura 1 se muestra el circuito prictico que permite generar la sefial modulada FSK mediante el uso de un temporizador NESS5. El funcionamiento de dicho circuito es el siguiente: a) Cuando la sefial moduladora digital esta en el nivel légico alto la carga del condensador se produce a través de las resistencias de 4,7 ky 22 kA estando en paralelo y la resistencia de 10 k®. En cuanto a la descarga del condensador, ésta se produce tnicamente a través de la resistencia de 10 kQ. De esta forma los tiempos a nivel légico alto y bajo a la salida del temporizador son: W, =0,693(R, |] R,)R,C ,693R,C (4) R, =4,7kOQ, R, = 10kO, R, = 22kO,C = 47 nF b) Cuando la sefial moduladora esté en el nivel légico bajo, la carga del condensador se produce a través de las resistencias de 4,7 kA y 10 kQ, pero parte de dicha corriente se va a tierra a través de la resistencia de 22 kQ. Esto complica un poco el anilisis del circuito, pero es claro ver que la carga seré més lenta, por lo que el tiempo en el que la salida del temporizador esta a nivel alto ser mayor que antes. 1-38 1-1B A=R +R +R pie po acip R, R En cuanto a la descarga, ésta se produce al igual que antes tinicamente por la resistencia de 10 kO, por lo que el tiempo a nivel bajo ser igual que en el caso anterior. W, =-in 6) De esta forma, con este sencillo circuito podemos generar una seftal modulada FSK (con portadora digital) cuyas frecuencias estén en torno a 1 kHz y 1,2 kHz para el nivel bajo y el nivel alto, respectivamente. 1. Realizar dicho montaje y aplicar una sefial moduladora digital con +6V para el nivel l6gico “1” y OV para el nivel légico “0”, y frecuencia en torno a 20 Hz UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA DEPARTAMENTO ACADEMICO DE INGENIERIA ELECTRONICA 2. Observar la sefial de salida del modulador y medir las frecuencias de salida para ambos niveles l6gicos. Comparar los resultados obtenidos con los valores teéricos predichos por las ecuaciones (4) y (5) 46v Ves (~1kHZ,~1,2kH2) pL MODULADOR FSK +: t

También podría gustarte