UNIVERSIDAD NACIONAL DE SAN AGUSTÍN DE AREQUIPA

VICERRECTORADO ACADÉMICO
FACULTAD DE INGENIERIA DE PRODUCCION Y SERVICIOS
DEPARTAMENTO ACADÉMICO DE ING. ELECTRONICA

SÍLABO 2019 - A
ASIGNATURA: ARQUITECTURA DE COMPUTADORAS (Grupo: A)

1. INFORMACIÓN ACADÉMICA

Periodo académico: 2019 - A

Escuela Profesional: INGENIERÍA ELECTRÓNICA
Código de la asignatura: 0404241
Nombre de la asignatura: ARQUITECTURA DE COMPUTADORAS

Semestre: VIII (octavo)

Duración: 17 semanas
Teóricas: 3.0
Prácticas: 0.0
Número de horas (Semestral) Seminarios: 0.0
Laboratorio: 0.0
Teórico-prácticas: 2.0
Número de créditos: 5
Prerrequisitos: MICROCONTROLADORES Y MICROPROGRAMACION (0404137)

2. INFORMACIÓN ADMINISTRATIVA

DOCENTE GRADO ACADÉMICO DPTO. ACADÉMICO HORAS HORARIO

Lun: 08:50-11:30
TALAVERA SUAREZ, JESUS DOCTOR EN CIENCIAS ING. ELECTRONICA 0
Mar: 07:00-08:40
Mier: 14.00 -15.40
SULLA ESPINOZA ERASM0 MAGISTER ING. ELECTRONICA
Vier: 07.00 -08.40

3. FUNDAMENTACIÓN (JUSTIFICACIÓN)
El curso permite al estudiante el logro de un elevado rendimiento en el uso de dispositivos hardware más
rápidos y fiable, sino que se apoya también en la obtención de mejoras importantes en la arquitectura de
computadoras y en las técnicas de procesamientos, ya sea como parte de sistemas embebidos o en
computadores de propósito general, se han vuelto fundamentales en prácticamente cualquier nuevo

Página 1 / 6
producto. Esto ha dado un gran impulso al diseño de las arquitecturas de los procesadores, que
actualmente alcanzan niveles muy altos de complejidad. . Durante las últimas décadas la introducción de
los computadores ha experimentado un desarrollo marcadas físicamente por la rápida evolución de los
bloques de construcción, desde los relés hasta los circuitos integrados de alta y muy alta escala
(LSI/VLSI). Los incrementos en velocidad y fiabilidad de los dispositivos, la reducción en los costos y
tamaño físico del hardware han potenciado el rendimiento de los computadores. Tener conocimiento de la
aplicación de los computadores en la Robótica

4. COMPETENCIAS DE LA ASIGNATURA
a) Introduce conceptos y definiciones y los aspectos que condicionan la evolución de las arquitecturas
con el objetivo de proporcionar computadores cada vez más potentes, los distintos tipos de paralelismo
que se pueden aprovechar, permite la evaluación de las prestaciones de un computador
b) . Se dedica a la segmentación de cauce, técnica general aplicable en diversas facetas del diseño de
hardware que permite aumentar notablemente su rendimiento. Los procesadores segmentados, están
preparados para procesar varias instrucciones simultáneamente, el procesador es capaz de aprovechar el
paralelismo entre instrucciones y aumenta su rendimiento sin reducir el tiempo el tiempo de ejecución de
cada instrucción
c).Es presentar la complejidad de los Procesadores Superescalares y microarquitecturas cada una de las
operaciones se codifica en una instrucción y el hardware se encarga de la planificación de las
instrucciones, estableciendo que instrucciones pueden iniciar su ejecución en cada momento, de esta
forma varias instrucciones pueden estar ejecutándose a la vez y pueden terminar su ejecución en un orden
distinto al que tienen en el código.
d) incrementar el número de instrucciones por ciclo codificando en cada una de sus instrucciones VLIW
varias operaciones , cada una de las cuales correspondería a una instrucción en las arquitecturas
escalares
e) Se representan una tendencia hacia el aprovechamiento del paralelismo de datos inherentes a ciertas
aplicaciones, aunque muchas aplicaciones no presentan paralelismos de datos, las aplicaciones de cálculo
científico que demandan velocidades de computo elevadas requieren microarquitecturas que implementan
un paralelismo SIMD, como en el caso de los procesadores vectoriales.

5. CONTENIDOS

PRIMERA UNIDAD

Capítulo I: Introducción :Paralelismo e Incremento de Prestaciones

Tema 01: 1.1.- El concepto de arquitectura 1.2.- Evolución y prestaciones de las arquitecturas
Tema 02: 1.3.- El paralelismo en las arquitecturas 1.4.- Evaluación de prestaciones de un
computador

Capítulo II: Capítulo 2.- Segmentación de Cauce y Procesadores Segmentados

Tema 03: 2.1.- Introducción: definición y notas históricas 2.2.- Principios de la segmentación
y mejora de prestaciones.
Tema 04: 2.3.- Diseño de un procesador segmentado, gestión de riesgos de datos, control y
estructuras 2.4.- El espacio de diseño de los procesadores segmentados
Tema 05: 2.5.-Optimización de cauces funcionales 2.6.- Interrupciones en un procesador

Página 2 / 6
 segmentado. 2.7.- La familia de procesadores ARM

SEGUNDA UNIDAD

Capítulo III: Procesadores Superescalares: Microarquitecturas y Principios de Funcionamiento

Tema 06: 3.1.- Introducción: definición y notas históricas 3.2.- Paralelismo entre instrucciones
(ILP) y paralelismo de la maquina.
Tema 07: 3.3.- Procesamiento superescalar de instrucciones. 3.4.- Procesamiento de las
instrucciones de salto 3.5.- Interrupciones en un procesador superescalar

Capítulo IV: Interconexión de Procesador - Memoria.

Tema 08: 4.1.- Acceso al Sistema de Memoria 4.2.- Los Circuitos de Memoria
Tema 09: 4.3.- Interconexiones 4.4.- Problemas

TERCERA UNIDAD

Capítulo V: Procesadores VLIW

Tema 10: 5.1.- Introducción motivación, definiciones y notas históricas. 5.2.- Aprovechamiento
del paralelismo en las arquitecturas VLIW.
Tema 11: 5.3.-Recursos de apoyo al compilador 5.4.- Ejemplos de procesadores VLIW y
perspectivas futuras

Capítulo VI: Procesadores Vectoriales

Tema 12: 6.1.- Introducción: motivación, definiciones y notas históricas. 6.2.- Arquitectura
vectorial y prestaciones.
Tema 13: 6.3.- El sistema de memoria en los procesadores vectoriales. 6.4.- Medidas de
rendimiento en los procesadores vectoriales.
Tema 14: 6.5.- Eficiencia del procesamiento vectorial 6.6.- Ejemplo de procesador vectorial:
Earth Simulator.

Capítulo VII: Introducción: Computadoras Paralelas, Programación Paralelas y Prestaciones.

Tema 15: 7.1.- Arquitectura Paralelas y Niveles de Paralelismo. 7.2.- Motivación al estudio de
Computadores Paralelos.
Tema 16: 7.3.- Espacio de diseño. Clasificación y Estructura General. 7.4.- Programación
Paralelo
Tema 17: 7.5.- Prestaciones en Computadores Paralelos 7.6.- Problemas

6. ESTRATEGIAS DE ENSEÑANZA

6.1. Métodos
Método expositivo en las clases teóricas,
Método basado en problemas
Método de elaboración conjunta en los seminarios taller sobre problemas de aplicación.
Método basado en problemas.
Prácticas de laboratorio.

6.2. Medios

Pizarra acrílica, plumones, cañón multimedia, videos,

Página 3 / 6
6.3. Formas de organización
a) Clases teóricas.
b) Seminarios: Resolución de problemas relacionados a los trabajos de TIF así como la búsqueda de
información para exposiciones de los mismos.
c) Prácticas: propuesta y resolución de problemas.
d) Laboratorio: Se prueban los conceptos teóricos mediante el desarrollo de prácticas de laboratorio
empleando software de simulación y equipos de medición.

6.4. Programación de actividades que integren investigación formativa y responsabilidad social

Se efectúa un trabajo de investigación exploratoria sobre un tema relacionado con el curso, se presenta un
informe escrito y sustentación del tema en clase.

6.5. Seguimiento del aprendizaje

a).-Prácticas Calificadas
b).- Consultas programadas
c).- Resolución de prácticas en seminarios

7. CRONOGRAMA ACADÉMICO

SEMANA TEMA DOCENTE % ACUM.

1.1.- El concepto de arquitectura 1.2.- Evolución y prestaciones de las

1 J. Talavera 5 5.00
arquitecturas

1.3.- El paralelismo en las arquitecturas 1.4.- Evaluación de

2 J. Talavera 6 11.00
prestaciones de un computador

2.1.- Introducción: definición y notas históricas 2.2.- Principios de la

3 J. Talavera 5 16.00
segmentación y mejora de prestaciones.

2.3.- Diseño de un procesador segmentado, gestión de riesgos de

4 datos, control y estructuras 2.4.- El espacio de diseño de los J. Talavera 6 22.00

procesadores segmentados

2.5.-Optimización de cauces funcionales 2.6.- Interrupciones en un

5 J. Talavera 6 28.00
procesador segmentado. 2.7.- La familia de procesadores ARM

3.1.- Introducción: definición y notas históricas 3.2.- Paralelismo entre

6 J. Talavera 9 37.00
instrucciones (ILP) y paralelismo de la maquina.

3.3.- Procesamiento superescalar de instrucciones. 3.4.-

7 Procesamiento de las instrucciones de salto 3.5.- Interrupciones en un J. Talavera 9 46.00

procesador superescalar

8 4.1.- Acceso al Sistema de Memoria 4.2.- Los Circuitos de Memoria J. Talavera 6 52.00

9 4.3.- Interconexiones 4.4.- Problemas J. Talavera 6 58.00

5.1.- Introducción motivación, definiciones y notas históricas. 5.2.-

10 J. Talavera 6 64.00
Aprovechamiento del paralelismo en las arquitecturas VLIW.

5.3.-Recursos de apoyo al compilador 5.4.- Ejemplos de

11 J. Talavera 6 70.00
procesadores VLIW y perspectivas futuras

6.1.- Introducción: motivación, definiciones y notas históricas. 6.2.-

12 J. Talavera 5 75.00
Arquitectura vectorial y prestaciones.

6.3.- El sistema de memoria en los procesadores vectoriales. 6.4.-

13 J. Talavera 5 80.00
Medidas de rendimiento en los procesadores vectoriales.

Página 4 / 6
 6.5.- Eficiencia del procesamiento vectorial 6.6.- Ejemplo de
14 J. Talavera 5 85.00
procesador vectorial: Earth Simulator.

7.1.- Arquitectura Paralelas y Niveles de Paralelismo. 7.2.- Motivación

15 J. Talavera 5 90.00
al estudio de Computadores Paralelos.

7.3.- Espacio de diseño. Clasificación y Estructura General. 7.4.-

16 J. Talavera 5 95.00
Programación Paralelo

17 7.5.- Prestaciones en Computadores Paralelos 7.6.- Problemas J. Talavera 5 100.00

8. ESTRATEGIAS DE EVALUACIÓN

8.1. Características de la evaluación

1.- Evaluación Continua
1.1 Pruebas por capítulo
1.2 Trabajos de laboratorio:
2.- Evaluación Periódica.
2.1 Primer Examen.
2.2 Segundo Examen.
2.3 Tercer Examen.

8.2. Concepción de la evaluación

-Apoyará el logro del aprendizaje de calidad
- Recogerá y procesará información de los logros del aprendizaje.
- Detectará las causas del éxito o fracaso.
- Será permanente, sistemática, objetiva y con la participación de todos los estudiantes.

8.3. Cronograma de evaluación

EVALUACIÓN FECHA DE EVALUACIÓN EXAMEN TEORÍA EVAL. CONTINUA TOTAL (%)

Primera Evaluación Parcial 29-04-2019 20% 10% 30%

Segunda Evaluación Parcial 28-05-2019 20% 10% 30%
Tercera Evaluación Parcial 09-07-2019 25% 15% 40%
TOTAL 100%

8.4. Instrumentos de evaluación

Exámenes, pruebas escritas y orales e instrumentos válidos para la evaluación formativa.
Se emplearán pruebas escritas y orales con pregunta de teoría para las evaluaciones continuas.
Resolución de problemas para los exámenes parciales.
Informe de casos y exposición de los trabajos de investigación formativa en grupos de trabajo.

9. REQUISITOS DE APROBACIÓN
a) El alumno tendrá derecho a observar o en su defecto ratificar las notas consignadas en sus
evaluaciones, después de ser entregadas las mismas por el profesor, salvo el vencimiento del plazo para
culminación del semestre académico, luego del mismo, no se admitirá reclamaciones, el alumno que no se
haga presente el día establecido, perderá su derecho a reclamo.
b) Para aprobar el curso el alumno debe obtener una nota igual o superior a 10,5 en el promedio final.
c) El redondeo solo se efectuará en el cálculo del promedio final, quedando expreso que las notas
parciales no se redondearán individualmente.
d) El alumno que no tenga alguna de sus evaluaciones y no haya solicitado evaluación de rezagados en el

Página 5 / 6
plazo oportuno, se le considerará como abandono.
e) El alumno quedará en situación de ?abandono? si el porcentaje de asistencia al laboratorio es menor al
noventa por ciento (90%) y tener como nota aprobatoria mínima de 10,50.

10. BIBLIOGRAFÍA

10.1. Bibliografía básica obligatoria

A).- BIBLIOGRAFIA BASICA OBLIGATORIA
[1] ARQUITECTURA DE COMPUTADORES
Julio Ortega, Mancia Anguita, Alberto Prieto

10.2. Bibliografía de consulta

[2] ADVANCED COMPUTER ARCHITECTURE
Kai Hwang
[3] ARQUITECTURA DE COMPUTADORAS Y PROCESAMIENTO PARALELO
Kai Hwang, Faye A. Brigg
[4] ORGANIZACIÓN DE COMPUTADORAS UN ENFOQUE ESTRUCTURAL
Andrews Tanenbaum
[5] ARQUITECTURA DE COMPUTADORAS
M. Morris Mano
[6] ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS
Jaime Martínez Garza, Jorge A. Olvera Rodríguez

Arequipa, 23 de Agosto del 2019

TALAVERA SUAREZ, JESUS SULLA ESPINOZA ERASM0

Página 6 / 6