Procedimiento:

I- Haga el diseño del circuito de retención correspondiente a cada una de las

tablas que se muestren. Este circuito enciende con M y apaga con P, la
diferencia entre las tablas es para los casos en que M y P se activan al mismo
tiempo. El armado con relevadores:

1-
MP
00 01 11 10 S
# M P S
1 0 0 0
2 1 0 1
3 0 0 1
4 0 1 0
5 1 1 1 -1- 4 x 2 0
3 x 5 -2- 1
-3- 4 x 2 1
1 -4- 5 x 0
x 4 -5 2 1

Matriz primitiva

Poligono de Reducción

MP
00 01 11 10 k
-1- -4- -5- 2 0
-3- 4 5 -2- 1
Matriz Recuducida

Tabla Para S
MP k
00 01 11 10
0 0 1 x 0
1 x x 1 1

S=k+M

Tabla Para K
MP k
00 01 11 10
0 0 0 1 0
 1 0 0 1 1
_ _
K = MP + KP
_
K = P (M+K)

2-

# M P S
1 0 0 0
2 1 0 1
3 0 0 1
4 0 1 0
5 1 1 0

Poligono de Reducción
MP
00 01 11 10

-1- 4 x 2 0
3 x 5 -2- 1
-3- 4 x 2 1
1 -4- 5 x 0
x 4 -5 2 0

Matriz Primitiva

MP
00 01 11 10 k
-1- -4- -5- 2 0
-3- 4 5 -2- 1
Matriz Recuducida

Tabla Para S
MP k
00 01 11 10
 0 0 0 x 0
1 x x 1 1

S=K

Tabla Para K
MP k
00 01 11 10
0 0 0 1 0
1 0 0 1 1

_ _
K = MP + KP
_
K = P (M+K)

3- Diseñe el circuito correspondiente a la tabla de funcionamiento. Circuito con C.I.

# M P S
1 0 0 0
2 1 0 0
3 0 0 1
4 0 1 1

MP
00 01 11 10
-1- 4 x 2 0
3 x x -2- 0
-3- 4 x x 1
1 -4- x x 1

Poligono de Reducción

MP
00 01 11 10 S
-1- -4- x 2 0
-3- 4 x -2- 1
Tabla Para S
0 1 x 0 0
1 1 x 0 1
_
S = P + KM
Tabla Para K
0 0 X 1 0
1 0 X 1 1
_
K = M + KP
 Introducción

La secuencialidad de los circuitos es parte del vivir de cada día, y

por tal motivo su desarrollo y aplicación en maquinarias y en
procesos automatizados con secuencia lógica son parte de un
previo análisis y estudio.

Debido a esto, esta práctica de laboratorio va destinada al

desarrollo de tales formas y condiciones que requiere da
demanda comercial de las maquinarias de hoy día.
 Objetivos

- Diseñar circuitos secuenciales.

- Armar circuitos secuenciales con relevadores y C.I.

Materiales y Equipos

-Relevadores
-Digital Lab
-Programa de diseño electrónico
 Marco Teórico

Lógica secuencial asíncrona

En la lógica secuencial la salida depende de eventos que ocurren en el tiempo y
para la misma combinación de las variables de entrada, la salida puede tener estados
diferentes. Cada salida depende de una secuencia de combinaciones que ocurren en el
tiempo. Estos circuitos tienen memoria para guardar la secuencia de los eventos en el
tiempo.

Ejemplo:
Si se diseña un circuito de arranque y parada de un motor eléctrico. Y si al pulsar
“A” el motor arranca y al soltarla este debe permanecer energizado, cuando se pulsa
“P” el motor para y permanece parado al soltarlo. No considerar la condición donde las
entradas estén activadas.
Solución
El primer paso es crear una tabla de funcionamiento, que es el equivalente a la tabla de
verdad en lógica combinatoria
E/E A P m
1 0 0 0
2 1 0 1
3 0 0 1
4 0 1 0

En la columna identificada como E/E se marcan las filas consideradas como

estados estables en el diseño por que las variables de entrada pueden permanecer por
tiempo indefinido es este estado.
Para la fila 1 las variables de entrada están en cero y la salida también tiene cero.
Esta es la condición inicial del circuito.
En la fila 2 el usuario pulsó A mientras P permanece sin pulsarse, como acción
inmediata la salida “m” cambió a 1.
La fila 3 nos da la prueba de que se trata de un circuito secuencial, por que las
entradas después de soltar A, tienen la misma combinación que la fila 1 pero la salida
aquí está en uno mientras que la salida en la fila 1 está en cero.
La fila 4 al pulsar P se desactiva la memoria, la salida m se va a cero
Al soltar P las condiciones de entrada y de salida vuelven a ser como en la fila 1
por lo que el control del circuito vuelve a ese punto.

Matriz primitiva
En la matriz primitiva es donde se desarrolla el diseño de lo que se quiere
realizar y se le agregan todas las condiciones adicionales de acuerdo a medidas de
seguridad o funcionalidad convenientes. En las casillas se marcan básicamente dos
tipos de estados o condiciones del circuito. La columna FILA puede ser eliminada del
diseño es solo para fines explicativos fila por fila, igual E/E que en la tabla de
funcionamiento del paso. Una matriz primitiva simple se muestra a continuación

En la fila 1 el estado estable 1 (encerrado en círculo) se corresponde con el

estado estable 1 de la tabla de funcionamiento, donde las entradas A y P están en cero y
la salida m esta en cero. En esta misma fila la casilla donde A =1 y P=0 esta marcada
con un 2 que no esta encerrado, representa la acción transitoria que ocurre cuando del
estado inicial con las entradas en cero se pulsa A. Es bueno destacar que desde la
condición 00 de las variables de entradas solo podemos pasar a 01 o a 10, el diseño
secuencial no contempla que cambie mas de una variable a la vez.

En la fila 2 el estado estable está ubicado en la condición donde A=1 y P=0 justo
debajo del estado transitorio 2. Según la condición establecida en el problema al pulsar
A la salida m enciende. En este estado se activa la memoria. Se marca el transitorio 3 en
la columna 00 que indica la acción donde se soltó A.
La fila 3 tiene las condiciones de entrada en 00, esto es después de soltar A y
debajo del transitorio 3 se coloca el estable 3. Al pulsar P desde el estado estable 3 todo
se traslada a la condición 01 de las entradas con el estado transitorio 4.
La fila 4 marca el apagado de la memoria la salida vuelve a cero. Al soltar P
desde la condición 01 se llega a la condición 00, con la salida en se traslada a la
condición establecida en estado estable 1.
La figura muestra la matriz primitiva tomando en cuenta todas las condiciones
que se consideran en este caso.

Polígono de reducción
Es utilizado para reducir el número de filas de la matriz primitiva y simplificar el
circuito. Esto se hace superponiendo las filas donde los estados tengan el mismo
número, sin importar si es transitorio o estable. Para este caso se pueden unir las líneas
1 con 4 y 2 con 3.

Matriz reducida
Se crea con las filas superpuestas como se marcan en el polígono de reducción
en este caso solo se tiene la opción de unir 1-4 y 2-3. En la figura se muestra la matriz
reducida donde se agregan en el lado izquierdo N variables que cubran las 2 filas
formadas. Como hay dos filas N=1 solo se necesita la variable C en sus dos posibles
estados a la que se llaman variable auxiliar, que está asociada con el circuito de
memoria que se crea en el diseño. Si se obtuviera una línea N=0 y el circuito no
necesita variable auxiliar, lo que lo convierte en un circuito de lógica combinatoria. En
caso de tener un número de filas que no caiga en el orden de 2 , se toma el N entero
superior y las líneas sobrantes se llenan con x.

Variable de salida
La variable de salida se obtiene sustituyendo cada casilla en la matriz reducida
por el estado lógico que tiene la variable de salida que se busca en la matriz primitiva.
Los estados estable 1 y 4 para la salida m tienen 0, mientras los estables 2 y 3 tienen 1.
Con los estados transitorios hay que tener en cuenta las líneas de donde se obtuvieron, si
en una línea la salida tiene 0 y en otra tiene 1 de dos líneas superpuestas, en la casilla se
coloca una x. Los transitorios 2 y 4 en la fila 1 tiene 0 y en la 3 tienen 1, pero las filas 1
y 3 no esta superpuestas, la forma correcta es buscar el transitorio 2 en las filas 1 y 4
donde tiene 0 y el transitorio 4 en las filas 2 y 3 donde tiene 1. La matriz reducida se
convierte en el mapa de Karnaugh, donde agrupando los 1. m=C.

Variable auxiliar de salida

Las variables auxiliares de entrada que resulten del número de líneas, también se
buscan como salidas. El criterio a seguir es: sustituir los estados estables por el valor
lógico que tiene la variable auxiliar que se busca, y los transitorios por el nivel que
tenga el estable correspondiente. Para el ejemplo la variable auxiliar C es cero en la fila
superior, donde se encuentran los estados estables 1 y 4, y es 1 en la fila inferior donde
están los estados 2 y 3. Al transitorio 4 le toca el nivel 0 que le tocó al estado estable 4
y el transitorio 2 heredó un nivel alto del 2 estable. La ecuación se obtiene del mapa
que se formó.

Circuito con relevadores y con bloques lógicos