Fase 1 Actividad de presaberes.

Entregado a:

Oscar Alberto Jaramillo Álzate.

Tutor.

Grupo: 203039_27

Presentado por:
Carlos Alberto Muñoz Joaqui 76326723

Universidad Nacional Abierta y a Distancia

Microprocesadores y Microcontroladores.
Popayán – septiembre 2019
Contenido

1. ACTUALIZACIÓN DE PERFIL............................................................................3
2. ALU.....................................................................................................................3
3. DISEÑO DE LA ALU...........................................................................................4
4. ASPECTOS TEÓRICOS DE LAS COMPUERTAS LÓGICAS...........................6
BIBLIOGRAFÍA........................................................................................................10
 INTRODUCCIÓN

En el desarrollo de este trabajo podemos encontrar los datos personales en

una imagen adjunta con la actualización del perfil de los compañeros del grupo
27 del curso de Micro controladores y Microprocesadores, también se dará una
explicación como es la construcción de una ALU Unidad Lógica Aritmética, por
medio de compuertas lógicas, entendiendo que esto se encuentra actualmente
ya encapsulado en un chip, y los cuales podemos programar para que realicen
diferentes funciones algorítmicas, se darán definición es de las compuertas
lógicas más comunes y utilizadas actualmente junto con sus tablas de verdad.
 1. ACTUALIZACIÓN DE PERFIL

2. ALU

Sus siglas en ingles significan (arithmetic logic unit), unidad aritmética lógica es
un circuito que calcula operaciones aritméticas como suma, resta multiplicación
y operaciones lógicas, la ALU realiza por separado las operaciones aritméticas
lógicas, pero todo esto está comprimido en un solo chip, la ALU cuenta también
con unos registros para almacenar datos y bits de información sobre los
resultados llamados banderas, entre ellas están las más comunes como Carry,
Auxiliary Carry, Barrow, Overflow,Parity, Zero.

Una forma de crear una ALU es mediante una célula de tipo “bit -slice “la cual
permite realizar la suma u operaciones lógicas entre dos bits.

3. DISEÑO DE LA ALU.
Diseño de la ALU cuando S0 y S1 están en cero (0) el circuito se comporta
como una compuerta AND (multiplicación) y A y B están negados (0) el led rojo
(salida) este apagado, voltaje cero (0).
cuando A y B están en (1) el led rojo (salida) se enciende, voltaje es de 2,28
VDC

ALU en compuerta OR (SUMADOR)

Diseño de la ALU cuando S0=0 y S1=1 el circuito se comporta como una

compuerta OR (sumador) y A=1 y B=1 el led rojo (salida) este apagado, voltaje
cero (0).

A=1 y B=0 el led rojo (salida) se enciende, voltaje 2,28 VDC.

 4. ASPECTOS TEÓRICOS DE LAS COMPUERTAS LÓGICAS

Las compuertas lógicas son circuitos electrónicos conformados internamente

por transistores y conectados de una forma especial para que puedan brindar
un voltaje a la salida o una salida booleana la cual es muy importante en los
sistemas digitales, las señales de salida se presentaran como un valor de cero
(0) falso o un uno (1) verdadero. El estado cero (0) tiene un valor de cero
voltios como mínimo y el estado uno (1) tiene un valor de 5 voltios.
Según esto hay diferentes clase de compuertas lógicas como
NOT,AND,NAND,OR,NOR,EX – OR,Y EX -NOR, cada una de estas
compuertas tiene una tabla de verdad mostrando como se comporta la salida
según sean las combinaciones de entrada, cada compuerta posee un símbolo
para su identificación en los circuitos digitales, veamos las más comunes:

Compuerta AND
Esta compuerta esta representada por una multiplicación, su circuito interno
está diseñado para dar una señal de salida activa uno (1) cuando sus señales
de entrada también estén activas (1).

Ilustración 1 compuerta AND, tomado de

https://lh5.googleusercontent.com/fXjf035ZdugTsmHuAj22yLP2K7Op_Qpnip
4ichG4c2-JWpjtkJV9xQhqQ9oZl4Tjx7gchHoPxeu2

Compuerta OR
Esta compuerta es la representación de una suma en el algebra booleana, esta
compuerta permite que con una de sus entradas este activa uno (1) su salida
será activa uno (1). para que en su salida de negado cero (0) sus entradas
deben estar en cero(0) también.
 Ilustración 2 compuerta OR, tomado de
data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAQ
MAAADCCAMAAAB6zFdcAAABX1BMVEX5+
+eCdxf7/e7/mAAAAAD9/

Compuerta NOT
Esta compuerta solo tiene una entrada y una salida, lo cual la hace actuar
como un inversor, por lo que si en su entrada se coloca una señal activa uno
(1) la salida será un negado cero (0).

Ilustración 3 compuerta NOT, tomado de

data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAZYAAAB8CAM
AAAB9jmb0AAAAhFBMVEX////FxcUAAABUVFTT09PQ0NDt7e3Hx8dkZGT
Nzc11dXWlpaU9PT1aWlr8/Pyfn5+ZmZkXFxeRkZGysrLy8vIcHByFhYXm5.

Compuerta NAND
Esta compuerta es lo contrario de la AND, y actúa de la siguiente manera al no
tener entradas activas uno (1) o que solamente tenga una entrada en uno (1)
su salida será activa (1), para obtener una salida negada (0) sus entradas
deben estar en uno (1).
 Ilustración 4 compuerta NAND, tomado dehttps://encrypted-
tbn0.gstatic.com/images?
q=tbn:ANd9GcQUb__oRiQG1imeXxy65AZiWSxWYPw52Dh4tKR
cH9r0UacmxvF6Uw

Compuerta NOR

Esta compuerta es la versión inversa de la OR, cuando tiene sus entradas en

cero (0) su salida será (1), pero si alguna de sus entradas se convierte en uno
(1) su salida será cero (0).

Ilustración 5 Compuerta NOR, tomado de

data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAAQMAAADC
CAMAAAB6zFdcAAABXFBMVEX5++eCdxf7/e7/mAAAAAD9/+38/e///
+/6/OrW42jr8bXI2RPb5nze6IfJ2RvQ3kvN

Compuerta XOR
La compuerta XOR se identifica por que cuando en sus entradas tienen la
misma señal cero (0) cero(0) su salida será cero (0) y si tiene como entradas
uno (1) y uno (1) su salida será cero (0).

Ilustración 6 Compuerta XOR, tomado de

data:image/jpeg;base64,/9j/4AAQSkZJRgABAQAAAQABAAD/2wCEA
AkGBxAQDxUQDxEQDw8VEBYPEBgQDxIWFRYXFRUWFhcVFRUY
KCggGB0mGxUT
BIBLIOGRAFÍA

[ CITATION log19 \l 9226 ]

https://en.wikipedia.org/wiki/Arithmetic_logic_unit