CIRCUITOS DIGITALES NRC 8715

PREPARATORIO LABORATORIO N# 13

Controlador de memoria RAM de 8x4

Nombres: Diego Casa, Jimmy León Fecha: 02/09/2020

Usando circuitos combinacionales y secuenciales, implementar el controlador memoria de la
figura:

1. Este controlador de memoria tiene un puerto de entrada de datos de 4 bits (INPORT),

y un puerto de salida de datos de 4 bits (OUTPORT).
2. El controlador tiene embebida una Memoria RAM de 8 registros por cuatro bits por
registro.
3. La dirección del registro de la memoria depende de un dip-switch (DIP-SW MEM ADD)
4. El bus de datos es bidireccional de 4 bits.
5. El controlador de memoria está basado en una máquina secuencial (FSM).
6. Las entradas de la FSM son: CS (Chip Select), IO (Input/Output) y RW (Read/Write)
7. La memoria y los puertos son controlados por decodificadores que dependen del
estado presente de la FSM.
8. El controlador tiene un registro ACC de 4 bits para almacenar los datos provenientes
del puerto de entrada y de la memoria.
9. A partir del registro ACC los datos pueden ser transferidos al puerto de salida o a la
memoria.
 10. Para poder escribir en memoria, primero se debe leer los datos del puerto y luego se
debe transferir el dato leído desde el registro ACC al registro de memoria.
11. Para poder visualizar los datos de un registro de la memoria en el puerto de salida,
primero se debe leer la memoria y luego transferir el dato del registro ACC al puerto
de salida.
12. Se sugiere que la frecuencia del reloj de la FSM sea ¼ de Hz, para poder realizar los
cambios en la entrada.
13. Si se desea se puede utilizar el Logic Toggle en lugar de dip switches (inport, ctrl,
addr) en proteus para facilitar la simulación.
14. Debe existir una sola entrada de RESET que ponga en estado IDLE a la FSM y encere el
registro ACC.

A continuación se muestra el diagrama de estados de la FSM:

ESTADOS.- La FSM tiene 5 estados que se explican a continuación.

IDLE: Es un estado de inicio que no realiza ninguna operación y al cual la FSM retorna luego de
un reset.

IN: Es un estado que realiza la operación de lectura de puerto de entrada (INPORT) y almacena
la información leída en el registro ACC.
OUT: Es un estado que transfiere el contenido de ACC hacia el puerto de salida (OTPORT).

RD-MEM: Es un estado el cual se lee el contenido de uno de los 8 registros de la memoria y se

lo transfiere al registro ACC del controlador.

WR-MEM: Es un estado en el cual se transfiere el contenido del registro ACC del controlador a
uno de los 8 registros de la memoria.

ENTRADAS.- La FSM tiene 3 entradas de control que son: CS (Chip Select), IO (Input/Output) y
RW (Read/Write). Para el diseño se debe considerar a CS como MSB y a RW como LSB. Ejm:

CS IO RW IDLE IDLE
1 0 0 000 000

REQUERIMIENTOS
1. Realice el diseño del ejercicio planteado: diagrama de bloques y circuito
combinacional - secuencial para la implementación.
CS IO RW U2 U1 U0 FF0 FF1 FF2
0 0 0 0 0 0 1 1 0
0 0 0 0 0 1 1 1 0
0 0 0 0 1 0 0 1 0
0 0 0 0 1 1 1 1 0
0 0 0 1 0 0 0 0 1
0 0 0 1 0 1 0 0 0
0 0 0 1 1 0 0 0 0
0 0 0 1 1 1 0 0 0
0 0 1 0 0 0 0 0 1
0 0 1 0 0 1 1 0 0
0 0 1 0 1 0 0 1 0
0 0 1 0 1 1 1 1 0
0 0 1 1 0 0 0 0 1
0 0 1 1 0 1 0 0 0
0 0 1 1 1 0 0 0 0
0 0 1 1 1 1 0 0 0
0 1 0 0 0 0 0 0 0
0 1 0 0 0 1 1 0 0
0 1 0 0 1 0 0 1 0
0 1 0 0 1 1 1 1 0
0 1 0 1 0 0 0 0 1
0 1 0 1 0 1 0 0 0
0 1 0 1 1 0 0 0 0
0 1 0 1 1 1 0 0 0
0 1 1 0 0 0 0 0 0
0 1 1 0 0 1 1 0 0
0 1 1 0 1 0 0 1 0
0 1 1 0 1 1 1 1 0
 0 1 1 1 0 0 0 0 1
0 1 1 1 0 1 0 0 0
0 1 1 1 1 0 0 0 0
0 1 1 1 1 1 0 0 0
1 0 0 0 0 0 0 0 0
1 0 0 0 0 1 1 0 0
1 0 0 0 1 0 0 0 0
1 0 0 0 1 1 0 0 0
1 0 0 1 0 0 0 0 0
1 0 0 1 0 1 0 0 0
1 0 0 1 1 0 0 0 0
1 0 0 1 1 1 0 0 0
1 0 1 0 0 0 0 1 0
1 0 1 0 0 1 0 1 0
1 0 1 0 1 0 0 1 0
1 0 1 0 1 1 1 1 0
1 0 1 1 0 0 0 1 0
1 0 1 1 0 1 0 0 0
1 0 1 1 1 0 0 0 0
1 0 1 1 1 1 0 0 0
1 1 0 0 0 0 0 0 0
1 1 0 0 0 1 0 0 0
1 1 0 0 1 0 0 1 0
1 1 0 0 1 1 1 1 0
1 1 0 1 0 0 0 0 1
1 1 0 1 0 1 0 0 0
1 1 0 1 1 0 0 0 0
1 1 0 1 1 1 0 0 0
1 1 1 0 0 0 1 0 0
1 1 1 0 0 1 1 0 0
1 1 1 0 1 0 0 1 0
1 1 1 0 1 1 1 1 0
1 1 1 1 0 0 0 0 1
1 1 1 1 0 1 0 0 0
1 1 1 1 1 0 0 0 0
1 1 1 1 1 1 0 0 0

DIAGRAMA DE BLOQUES:
2. Implementar y simular el circuito en (proteus).

3. Trabajo en grupo máximo 2 personas