Multiplicadores PDF

Universidad
Rey Juan Carlos
ESTRUCTURA Y TECNOLOGÍA DE
COMPUTADORES
Circuitos para multiplicación y

división de números en coma fija
Luis Rincón Córcoles
Licesio J. Rodríguez-Aragón
Circuitos para multiplicación y división de números en coma fija
Programa
Bibliografía.
1. Multiplicación binaria en coma fija.
2. Multiplicación por una constante.
3. Multiplicación por suma - desplazamiento.
4. Multiplicación por grupos solapados.
5. Circuitos para multiplicación rápida.
6. División binaria en coma fija.
7. División por una constante.
8. División con restauración.
9. Instrucciones para multiplicación y división en ensamblador.
2
Bibliografía
Â D.A. PATTERSON, J.L. HENNESSY. Estructura y Diseño de Computadores.
Reverté, 2000.
Â DORMIDO, S. CANTO M.A., MIRA J., DELGADO A.E. Estructura y Tecnología
de Computadores. 2ª edición. Sanz y Torres, 2000.
Â PARHAMI, B. Computer Arithmetic. Oxford University Press, 2000.
Â P. DE MIGUEL. Fundamentos de los Computadores. 7ª edición. Paraninfo,
1999.
Â W. STALLINGS. Organización y Arquitectura de Computadores. 5ª edición,
Prentice Hall, 2000.
1. Multiplicación binaria en coma fija

Â La operación de multiplicación de números en coma fija no suele estar
contemplada directamente por las UAL, sino que se suele realizar mediante
circuitos específicos:
•Construir un circuito multiplicador rápido exige una circuitería compleja, y las
UAL sólo realizan directamente las operaciones aritméticas y lógicas más
básicas.
•La multiplicación se puede realizar en la UAL mediante una secuencia de
sumas y desplazamientos controlados por la unidad de control (UC), si bien
no resulta demasiado eficiente.
•La multiplicación puede realizarse también mediante un programa en
ensamblador que conste de un bucle con una secuencia de sumas y
desplazamientos, aunque esto es mucho menos eficiente aún.
Â Terminología de la multiplicación:
Mxm=P
•M: multiplicando.
•m: multiplicador.
•P: producto o resultado.
4
Multiplicación binaria en coma fija

PRODUCTO A 12 1 1 0 0 multiplicando
BINARIO 0 1
(×) × 6 × 1 1 0 multiplicador
0 0 0 72 0 0 0 0
B
1 0 1 1 1 0 0 Productos
parciales
1 1 0 0
1 0 0 1 0 0 0 resultado
64 + 8 = 72
M
× m M3 M2 M1 M0 multiplicando
R × m2 m1 m0 multiplicador
M3·m0 M2 ·m0 M1 ·m0 M0 ·m0
Productos
M3·m1 M2 ·m1 M1 ·m1 M0 ·m1 parciales
M3·m2 M2 ·m2 M1 ·m2 M0 ·m2
R6 R5 R4 R3 R2 R1 R0 resultado
5
Multiplicación binaria en coma fija

Â La multiplicación en coma fija es una secuencia de desplazamientos y sumas
con extensión de signo.
•Si los operandos están en binario puro, se rellenan con ceros a la izquierda.
•Los operandos en complemento a 2 se rellenan a su izquierda con el bit de signo.
•En cualquier caso, a la derecha se rellena con ceros.
Ejemplo: multiplicar M=101001102=16610 por m=000110012=2510
0000000010100110 M*m0*20 = M*1: M sin desplazar

+ 0000000000000000 M*m1*21 = 0
+ 0000000000000000 M*m2*22 = 0
+ 0000010100110000 M*m3*23 = M*8: M desplazado 3 lugares
+ 0000101001100000 M*m4*24 = M*16: M desplazado 4 lugares
+ 0000000000000000 M*m5*25 = 0
+ 0000000000000000 M*m6*26 = 0
+ 0000000000000000 M*m7*27 = 0
0001000000110110 M*m
Â El producto de dos números binarios de n bits produce un resultado que puede
tener hasta 2n bits de ancho. 6
2. Multiplicación por un valor constante

Â La multiplicación es una operación costosa en tiempo de ejecución. Por tanto, es
aconsejable evitar las multiplicaciones en los programas siempre que sea posible.
Â Si uno de los operandos (por ejemplo el multiplicador) es una constante conocida

en tiempo de compilación (o ensamblaje), es frecuente que el compilador (o
ensamblador) sustituya la multiplicación por otras operaciones.
Â Cuando el multiplicador es una constante potencia de 2, la multiplicación se

puede sustituir por un desplazamiento del multiplicando hacia la izquierda.
•Si el multiplicador es 2k, se desplazará el multiplicando k lugares a la izquierda.
N = a n-1 ⋅ 2 n-1 + ........ + a 0 ⋅ 2 0
N ⋅ 2 m = a n-1 ⋅ 2 n-1+m + ........ + a 0 ⋅ 2 0 +m
•Ejemplo: 11010012 · 23 = 11010010002
Multiplicación por un valor constante

Â Cuando el multiplicador es una constante que no es una potencia de 2, la
multiplicación puede descomponerse en una secuencia de instrucciones de
desplazamiento y de suma.
•Ejemplo: multiplicar M=101001102=16610 por m=000110012=2510
Descomponemos el multiplicador m=25=16+8+1. Así, la operación será
M*25 = M*(16+8+1) = M*16+M*8+M
que se traduce en dos desplazamientos (de 3 y 4 lugares respectivamente) y

dos sumas (consumiríamos una variable intermedia).
101001100000 Desplazamiento de M cuatro posiciones

+010100110000 Desplazamiento de M tres posiciones
+000010100110 M sin desplazar
1000000110110 Resultado de la suma (del producto)

8
3. Multiplicación por suma – desplazamiento

Â Vamos a ver:
1) El algoritmo de lápiz y papel (o de suma-desplazamiento) para
multiplicar números en binario puro (sin signo) de n bits.
2) Un circuito que permite realizar la operación utilizando dicho algoritmo.
3) Una versión optimizada del algoritmo, con el correspondiente circuito.
4) La versión final del algoritmo, aún más optimizada, acompañada del
correspondiente circuito.
Â Los circuitos se basan en:

• Un sumador, que puede ser el de la UAL.
• Varios registros de desplazamiento.
• Un circuito secuencial de control, que puede ser parte de la UC.
Multiplicación por S – D: 1ª versión

Â La multiplicación será un proceso iterativo, y en cada ciclo se realizarán las
siguientes operaciones:
1. Se realiza el producto del multiplicando por el bit 0 del multiplicador, con lo cual
obtendremos productos parciales que pueden valer lo mismo que el multiplicando
desplazado (cuando el bit del multiplicador sea 1) o bien 0 (cuando dicho bit sea nulo).
2. Se desplazará el multiplicando un lugar hacia la izquierda para alinear correctamente los

productos parciales, que estarán convenientemente rellenados con ceros a la izquierda y/o
a la derecha (para ello, doblaremos el tamaño del multiplicando, e inicialmente lo
rellenaremos con ceros a la izquierda).
3. Se desplaza o se rota el multiplicador un lugar hacia la derecha (por esto siempre se

multiplica por el bit 0 del multiplicador).
4. Se sumará el producto parcial con la suma acumulada de los productos parciales

obtenidos en los pasos anteriores (al principio el producto acumulado será 0).
10

Circuitería necesaria:
•Un registro de 2n bits capaz de realizar desplazamientos unitarios hacia la izquierda
para el multiplicando.
•Un registro de n bits capaz de realizar desplazamientos unitarios hacia la derecha
para el multiplicador.
•Un registro de 2n bits para el producto.
•Un contador de 0 a n para contar el número de iteraciones.
•Un sumador de 2n bits.
•Un controlador para generar la secuencia de señales necesaria.
Multiplicand
Shift left
64 bits
Circuito para n = 32 bits con

Multiplier
las conexiones y señales de 64-bit ALU Shift right
control necesarias. 32 bits
Product
Control test
Write
64 bits
11

Inicio Operaciones de la fase de inicio:
1. Iniciar el registro Multiplicando
(mitad superior con todos los bits a 0,
1
¿Bit 0 del mitad inferior con el multiplicando)
Multiplicador = 0?
Producto ← Producto + 0 2. Iniciar el registro Multiplicador
Multiplicando
3. Producto ← 0
Desplazamiento del registro Multiplicando a la izquierda 4. Contador ← 0
No
Desplazamiento del registro Multiplicador a la derecha Multiplicand

Shift left
64 bits
Contador ← Contador+1
Multiplier
64-bit ALU Shift right
32 bits
¿ Contador = n ?
Product
Control test
Write
Sí 64 bits
Fin
Ejercicio: dibujar el diagrama de estados del controlador del circuito. 12


Â Ejemplo: n=4, multiplicar M=10102=1010 por m=00112=310
Iteración Paso Multiplicador Multiplicando Producto
0 Valores iniciales 0011 0000 1010 0000 0000
1 Producto ← Producto + Multiplicando “ “ 0000 1010
Desplazar Multiplicando a la izqda. “ 0001 0100 “
Desplazar Multiplicador a la derecha 0001 “ “
2 Producto ← Producto + Multiplicando “ “ 0001 1110
3 Ninguna operación “ “ “
Desplazar Multiplicador a la derecha 0000 “ 0001 1110
13

Â En el circuito anterior sucede que:
•La mitad de los bits del registro Multiplicando siempre son 0, con lo cual sólo
la mitad contiene datos útiles.
•También sobra la mitad de la UAL, pues está sumando en cada paso el doble
de datos de lo estrictamente necesario.
Â Por tanto, se ideó un algoritmo similar al anterior, pero sin duplicar el tamaño
del multiplicador, y utilizando un sumador de n bits.
Â Puesto que las sumas son de n bits, el registro Producto estará dividido en dos
mitades (Productoizq: mitad izquierda; Productoder: mitad derecha; P: registro
completo).
•En cada iteración se suma sólo sobre la mitad izquierda.
•Los desplazamientos se realizan sobre el registro completo.
Â Deja de ser necesario desplazar el registro Multiplicando.
Â Sigue siendo preciso desplazar el registro Multiplicador para consultar siempre

su bit 0. 14

•Un registro de n bits para el multiplicando.
•Un registro de n bits capaz de realizar desplazamientos lógicos unitarios hacia la
derecha para el multiplicador.
•Un sumador de n bits.
•Un biestable para guardar el acarreo de las sumas (no aparece en el dibujo).
•Un registro de 2n bits para el producto, que pueda cargarse en paralelo en su mitad
izquierda dejando intacta la mitad derecha; este registro admitirá desplazamientos
lógicos unitarios hacia la derecha del registro completo concatenando el biestable de
acarreo por la izquierda.
Multiplicand
Circuito para n = 32 bits con 32 bits
las conexiones y señales de

Multiplier
control necesarias. 32-bit ALU Shift right
32 bits
Shift right
Product Control test
Write
64 bits
15

1
¿Bit 0 del
Multiplicador = 0?
2. Iniciar el registro Multiplicador
Productoizq ← Productoizq + 0
Multiplicando
3. Producto ← 0
Desplazamiento del registro Producto a la derecha 4. Contador ← 0

No
Desplazamiento del registro Multiplicador a la derecha

Multiplicand
32 bits
Multiplier
32-bit ALU Shift right
¿ Contador = n ? 32 bits
Sí Shift right
Product Control test
Write
Fin 64 bits


Iteración Paso Multiplicador Multiplicando Producto
1 Productoizq ← Productoizq + Multiplicando “ “ 0 1010 0000
Desplazar Producto a la derecha “ “ 0 0101 0000
2 Productoizq ← Productoizq + Multiplicando “ “ 0 1111 0000
Desplazar Multiplicador a la derecha 0000 “ 0001 1110
17

•Al principio, el registro Producto tiene la mitad de sus bits desperdiciados.
•A medida que van realizándose pasos del algoritmo, el espacio
desaprovechado del registro Producto se va reduciendo.
•Los bits del multiplicador van dejando de ser útiles a medida que se van
realizando los productos parciales (en realidad se van perdiendo si hacemos
desplazamientos sobre el registro Multiplicador y no rotaciones).
•El espacio desaprovechado del registro Producto es exactamente igual que el
número de bits del multiplicador que necesitamos mantener en cada instante.
Â Por tanto, se incorporó una mejora al circuito, de forma que el registro

Multiplicador desaparece, y el multiplicador se carga inicialmente en la mitad
derecha del registro Producto.
Â En cada iteración, cuando vayamos a consultar un bit del multiplicador,

consultaremos el bit menos significativo del registro Producto.
18

•Un registro de n bits para el multiplicando.
•Un sumador de n bits.
•Un biestable para guardar el acarreo de las sumas (no aparece en el dibujo).
•Un registro de 2n bits para el producto, que pueda cargarse en paralelo en su mitad
izquierda dejando intacta la mitad derecha, o cargarse en paralelo en su mitad
derecha dejando intacta su mitad izquierda; este registro admitirá desplazamientos
lógicos unitarios hacia la derecha del registro completo concatenando el biestable de
acarreo por la izquierda.
Multiplicand
32 bits

32-bit ALU
control necesarias.
Shift right Control

Product
Write test
64 bits
19

Operaciones de la fase de inicio:
Inicio
2. Iniciar el registro Producto
¿Bit 0 del
(mitad izquierda a 0, mitad
1
Producto = 0? derecha con el multiplicador)
Productoizq ← Productoizq +
3. Contador ← 0
0
Multiplicando
No
Desplazamiento del registro Producto a la derecha Multiplicand
32 bits
32-bit ALU
¿ Contador = n ?
Sí Shift right Control

Product
Write test
64 bits
Fin


Iteración Paso Multiplicando Producto

0 Valores iniciales 1010 0 0000 0011
1 Productoizq ← Productoizq + Multiplicando “ 0 1010 0011
Desplazar Producto a la derecha “ 0 0101 0001
3 Ninguna operación “ “
Desplazar Producto a la derecha “ 0001 1110
Â Los números utilizados están en binario puro.
Â El algoritmo se puede adaptar a números en complemento a 2.

Con multiplicador negativo en la última iteración hay que restar en vez de sumar.
21
Multiplicación por S – D: ruta de datos 3ª versión

Ini Clr CE
Contador 0-3
CONTROLADOR Fin
TC
INICIO Cuenta
Desplaza
Carga
BitZ0 A3
A2
A1
A0
L
Multiplicando
B3
B2
Sumador de 4 bits B1
B0
Clr
D Clr L L
CE c Producto Multiplicador
Reloj S S
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z0 22
4. Multiplicación por grupos solapados

Â El algoritmo de lápiz y papel (o suma – desplazamiento) considera los bits del
multiplicador uno a uno, y va generando productos parciales que va sumando y
acumulando.
Â Los algoritmos de multiplicación por grupos solapados (G-S) generan productos

parciales considerando los bits del multiplicador por grupos.
Â Los algoritmos de multiplicación por G-S analizan una “ventana” o grupo de n

bits del multiplicador en cada iteración.
Â En función de los bits de la ventana, se generan uno o varios productos

parciales.
Â De cara a la siguiente iteración, la ventana de bits analizados se desplaza un

lugar hacia la derecha (las ventanas o grupos de bits del multiplicador se solapan
en las sucesivas interaciones).
Â El caso de G-S más sencillo es el algoritmo de Booth, que considera grupos

solapados de 2 bits en el multiplicador para generar los productos parciales. 23
Algoritmo de Booth
Â El algoritmo de Booth presentado funciona para operandos en complemento a
2 (para binario puro habría que realizar una pequeña adaptación).
Â En un número binario, una cadena de bits a 1 equivale a una diferencia de dos

potencias de 2 (es una suma de elementos de una progresión geométrica de
razón 2). k k-1 j+1 j
... 0 1 1 ... 1 1 0 ... = 2k+1-2j

Â El algoritmo analiza los bits del multiplicador 2 a 2 de derecha a izquierda:
•Si detecta que está al final de una cadena de bits a 1 resta la mitad izquierda del
registro producto menos el multiplicando
•Si detecta que está al principio de una cadena de bits a 1 suma la mitad izquierda del
registro producto más el multiplicando.
Multiplicadori Multiplicadori-1 Operación
0 0 Nada (en medio de cadena de ceros)
0 1 Sumar (inicio de cadena de unos)
1 0 Restar (final de cadena de unos)
1 1 Nada (en medio de cadena de unos)
24
Algoritmo de Booth
Â En definitiva, el algoritmo de Booth se basa en recodificar el multiplicador y
convertirlo en una secuencia de dígitos con valores 1, 0 y –1 (codificación de dígitos
con signo).
1 cuando comienza cadena de bits a 1 (implica hacer una suma).
-1 cuando termina cadena de bits a 1 (implica hacer una resta).
0 en otro caso.
Ejemplo: recodificación del número 01001110C2

Número original 0 1 0 0 1 1 1 0
Número recodificado 1 -1 0 1 0 0 -1 0
Ejemplo: recodificación del número 11100011C2

Número original 1 1 1 0 0 0 1 1
Número recodificado 0 0 -1 0 0 1 0 -1
Los números en binario puro se recodifican añadiendo un bit a 0 a la izquierda del

todo (ejercicio: probarlo). 25
Algoritmo de Booth
Â Ejemplo: multiplicar M=10100110C2=-9010 por m=00011001C2=2510
Recodificamos el multiplicador y realizamos la operación:
Multiplicador original 0 0 0 1 1 0 0 1
Multiplicador recodificado 0 0 1 0 -1 0 1 -1
0000000001011010 M*m0*(-20) = -1*M

+ 1111111101001100 M*m1*21 = 2*M
+ 0000000000000000 M*m2*22 = 0
+ 0000001011010000 M*m3*(-23) = -8*M
+ 0000000000000000 M*m4*24 = 0
+ 1111010011000000 M*m5*25 = 32*M
+ 0000000000000000 M*m6*26 = 0
+ 0000000000000000 M*m7*27 = 0
1111011100110110 M*m
26
Algoritmo de Booth
Â Podría emplearse la circuitería del algoritmo de suma-desplazamiento con
algunas pequeñas modificaciones (se parte de la versión 3):
•Utilizar un sumador-restador.
•Despreciar el bit de acarreo superior, ya que se manejan datos en complemento a 2.
•Realizar desplazamientos aritméticos (extendiendo el signo).
•Añadir un bit que se concatenará a la derecha del registro Producto, iniciado con un 0
y que se modificará cada vez que se haga un desplazamiento sobre Producto (la
ventana de bits analizada en cada iteración está formada por el bit menos significativo
del registro Producto y el bit añadido a su derecha).
Multiplicand
32 bits
32-bit ALU
Shift right Control

Product
Write test
64 bits
27
Algoritmo de Booth Multiplicand
Inicio 32 bits
32-bit ALU
10 ¿ p0p-1 ? 01 Shift right Control

Product
Write test
64 bits
Productoizq ← Productoizq - 00 Productoizq ← Productoizq +
Multiplicando 11 Multiplicando
No
Desplazar Producto # p-1 a la derecha
Â Operaciones de la fase de inicio:
Contador ← Contador+1 1. Iniciar el registro Multiplicando
2. Iniciar el registro Producto (mitad
¿ Contador = 0 ?
izquierda a 0, mitad derecha con el
multiplicador, bit p-1 a 0)
Sí
3. Contador ← 0
Fin
Â Aclaraciones:
•p0: bit menos significativo del registro Producto. Ejercicio: dibujar el diagrama
•p-1: bit añadido a la derecha del registro Producto. de estados del controlador del
•Producto # p-1: registro Producto concatenado con el bit p-1. circuito. 28
Algoritmo de Booth
Â Ejemplo: n=4, multiplicar M=1010C2= -610 por m=0011C2=310
El multiplicando cambiado de signo es –M=0110C2
Iteración Paso Multiplicando Producto
1 Productoizq ← Productoizq - Multiplicando “ 0110 0011 0
Desplazar Producto a la derecha “ 1110 1110
Â Los números utilizados están en complemento a 2.

Â El algoritmo se puede adaptar a números en binario puro.
Si el multiplicador comienza por 1, realizar un ajuste final sumando el multiplicador a la mitad
izquierda del registro Producto. 29
5. Circuitos para multiplicación rápida

Â En vez de ejecutar la multiplicación a través de un proceso iterativo de sumas y
desplazamientos regulado por un controlador secuencial, el producto se puede
realizar a partir de un sumador de múltiples sumandos (los productos parciales)
convenientemente organizados.
Â Para construir multiplicadores de altas velocidades caben dos posibilidades:

•Sumar los productos parciales rápidamente.
•Reducir el número de productos parciales que hay que sumar.
Â Para sumar los productos parciales más rápido se puede recurrir por ejemplo a:
•Las matrices de sumadores.
•Los sumadores en árbol.
Â Para reducir el número de productos parciales se puede recurrir por ejemplo a:

•Multiplicadores en base mayor que 2 (normalmente en base 4).
•Recodificación de Booth utilizando grupos solapados de 3 ó más bits.
Â Otra técnica: guardar todos los posibles resultados en una ROM.

•¡La ROM tendría 22n posiciones de 2n bits cada una! 30
Matriz de sumadores con acarreo propagado

Â Multiplicar consiste en sumar varios productos
parciales desplazados.
Â Primer enfoque para multiplicar rápidamente:

1) Calcular los productos parciales mediante
puertas AND
2) Sumar dichos productos parciales
mediante sumadores tradicionales.
Â Pega: retardo total grande.
Â Para mejorar las prestaciones del circuito,

pueden utilizarse otros enfoques:
• Matriz de CSA.
• Árbol de Wallace.
• Árbol de Dadda.
Â También es posible multiplicar números con

signo:
• Multiplicador de Pezaris.
• Multiplicador de Baugh-Wooley. 31
6. División binaria en coma fija

Â La operación de división de números en coma fija no suele estar contemplada
directamente por las UAL, sino que se suele realizar mediante circuitos
específicos:
•Construir un circuito divisor rápido es aún más complicado que en el caso del
multiplicador.
•La división se puede realizar en la UAL mediante una secuencia de sumas,
restas, comparaciones y desplazamientos controlados por la unidad de
control (UC), si bien no resulta demasiado eficiente.
•La división puede realizarse también mediante un programa en ensamblador
que conste de un bucle con una secuencia de sumas, restas, comparaciones
y desplazamientos, aunque esto es mucho menos eficiente aún.
•Antes de dividir, los circuitos deben comprobar obligatoriamente si el divisor
es igual o distinto de 0 para evitar desbordamientos.
Â Terminología de la división: D/d=C dxC+R=D

•D: dividendo.
•d: divisor.
•C: cociente.
•R: resto. 32
División binaria en coma fija

Es fácil elegir cada dígito del cociente, ya que sólo puede valer 0 ó 1.
Â Si el dividendo parcial es mayor o igual que el divisor, el siguiente
dígito del cociente es 1, si no es 0.
112 8 dividendo 1 1 1 0 0 0 0 1 0 0 0 divisor
0 14 - 1 0 0 0 1 1 1 0 cociente
0 1 1 0 0
-100 0
0 1 0 0 0
- 10 0 0
0 0 0 0 0
- 0 0 0 0
0 0 0 0 resto
33
7. División por un valor constante

Â La división es una operación costosa en tiempo de ejecución. Por tanto, es
aconsejable evitar las multiplicaciones en los programas siempre que sea posible.
Â Si el divisor es una constante conocida en tiempo de compilación (o ensamblaje),

el compilador (o ensamblador) puede sustituir la división por otras operaciones.
Â Cuando el divisor es una constante potencia de 2, el cociente de la división se

puede obtener mediante por un desplazamiento del dividendo hacia la derecha
(¡esto es cierto sólo para números en binario puro!).
•Si el divisor es 2k, el cociente se obtiene desplazando el dividendo k lugares a
la derecha.
•Los bits sobrantes (parte fraccionaria del resultado) constituirían el resto de la
división entera, convenientemente escalado por 2k.
N = a n-1 ⋅ 2 n-1 + ........ + a 0 ⋅ 2 0 N
= a n-1 ⋅ 2 n-1−m + ........ + a 0 ⋅ 2 0 −m
2m
•Ejemplo: 11010012 / 23 ⇒ cociente = 11012, resto = 0012
Â Si el divisor es una constante que no es potencia de 2, el cálculo es complicado.

34
8. División con restauración

Â En primer lugar se presentará un algoritmo básico para dividir números en
binario puro (sin signo) de n bits.
Â A continuación se presentará un circuito que permite realizar la operación

utilizando dicho algoritmo.
Â Seguidamente se presentará una versión optimizada del algoritmo, con el

correspondiente circuito.
Â Se incluirá una tercera versión del algoritmo aún más optimizada acompañada
del correspondiente circuito.
Â Finalmente se indicarán las modificaciones que será preciso introducir en los

circuitos para poder dividir números con signo.
Â Los circuitos que vamos a ver a continuación se basan en:

•Un sumador/restador, que puede ser el de la UAL.
•Varios registros de desplazamiento.
•Un circuito secuencial de control, que puede ser parte de la UC. 35
División con restauración: 1ª versión

Â La división se realizará más o menos igual que como se hace con lápiz y papel.
Â Será un proceso iterativo de n+1 ciclos, en cada uno de los cuales se realizarán
las siguientes operaciones:
1. Se resta el dividendo parcial menos el divisor. Si la resta es positiva seguimos

por el paso 2, y si es negativa vamos al paso 3.
2. Resta positiva: el dividendo parcial cabe en el divisor. Por tanto, se añade un 1

al cociente, y se desplaza el mismo un lugar a la derecha. Ir a 4.
3. Resta negativa: el dividendo parcial no cabe en el divisor. Por tanto, se añade

un 0 al cociente y se desplaza el mismo un lugar a la derecha. Se restaura el
dividendo parcial sumándole el divisor. Ir a 4.
4. Se desplaza el divisor un lugar a la derecha.
36

•Un registro de 2n bits que inicialmente contendrá el dividendo.
•Un registro de 2n bits capaz de realizar desplazamientos unitarios hacia la derecha
para el divisor.
•Un registro de n bits capaz de realizar desplazamientos unitarios hacia la izquierda
para el cociente.
•Un contador de 0 a n+1 para contar el número de iteraciones.
•Un sumador / restador de 2n bits.
Divisor
Sh ift right
64 bits

Q uotie nt
las conexiones y señales de 64-bit ALU Sh ift left
R em ainder Control
W rite test
64 bits
37

Inicio
1. Iniciar el registro Resto (mitad
Resto← Resto-Divisor
superior con todos los bits a 0, mitad
inferior con el dividendo).
No ¿Resto < 0? Sí 2. Iniciar el registro Divisor (mitad
superior con el divisor, mitad inferior
Desplazar Cociente 1 bit Resto← Resto+Divisor
hacia la izquierda Desplazar Cociente 1 bit con todos los bits a 0).
Cociente0← 1
3. Cociente ← 0
hacia la izquierda
No
Cociente0← 0
4. Contador ← 0
Desplazar Divisor 1 bit
hacia la derecha Divisor
Sh ift right
64 bits
Contador← Contador+1
Q uotie nt
¿Contador=n+1? 64-bit ALU Sh ift left
32 bits
Sí
R em ainder Control
Fin W rite test
64 bits
Ejercicio propuesto: dibujar el diagrama de estados del controlador del circuito. 38


Â Ejemplo: n=4, dividir D=10102=1010 por d=00112=310
Iteración Paso Cociente Divisor Resto
1 Resto ← Resto - Divisor “ “ 1101 0000
Resto<0⇒+Divisor, sll Cociente, Cociente0=0 0000 “ 0000 1010
Desplazar Divisor a la derecha 0001 0001 1000 “
Desplazar Divisor a la derecha “ 0000 1100 “
Resto≥0⇒ sll Cociente, Cociente0=1 0001 “ “
Resto≥0⇒ sll Cociente, Cociente0=1 0011 “ “
Desplazar Divisor a la derecha 0011 0000 0001 0000 0001
39

•La mitad de los bits del divisor no contienen información útil.
•Como consecuencia de lo anterior, también sobra la mitad de la UAL, pues
está sumando y/o restando en cada paso el doble de datos de lo estrictamente
necesario.
Â Por tanto, se ideó un algoritmo similar al anterior, pero sin duplicar el tamaño
del divisor, y utilizando un sumador / restador de n bits.
Â Puesto que las sumas y restas son de n bits, el registro Resto estará dividido en
dos mitades (Restoizq: mitad izquierda; Restoder: mitad derecha; Resto: registro
completo).
•En cada iteración se suma y/o resta sólo sobre la mitad izquierda.
•Los desplazamientos se realizan sobre el registro completo.
Â Deja de ser necesario desplazar el registro Divisor.
Â Sigue siendo preciso desplazar el registro Cociente para escribir en su bit 0 el
nuevo dígito calculado en cada paso.
Â El resto queda en la mitad izquierda del registro Resto.
Â Nunca puede haber un 1 en el primer dígito del cociente: por consiguiente,
pueden reordenarse el desplazamiento y la resta de forma que se elimine una
iteración del algoritmo. 40

•Un registro de n bits para el divisor.
•Un registro de n bits capaz de realizar desplazamientos lógicos unitarios hacia la
izquierda para el cociente.
•Un sumador / restador de n bits.
•Un registro de 2n bits para el resto, que pueda cargarse en paralelo en una mitad
dejando intacta la otra mitad; este registro admitirá desplazamientos lógicos unitarios
del registro completo hacia la izquierda.
Divisor
32 bits

Quotient
las conexiones y señales de 32-bit ALU Shift left
Shift left Control

Remainder
Write test
64 bits
41

Inicio
Desplazar Resto 1 bit
hacia la izquierda
1. Iniciar el registro Divisor
Restoizq← Restoizq-Divisor inferior con el dividendo, mitad
superior con todos sus bits a 0)
3. Cociente ← 0
No ¿Resto < 0? Sí
Desplazar Resto 1 bit Restoizq← Restoizq+Divisor

hacia la izquierda Desplazar Resto 1 bit 4. Contador ← 0
No
Desplazar Cociente 1 bit hacia la izquierda
hacia la izquierda Desplazar Cociente 1 bit
Cociente0← 1 hacia la izquierda
Divisor
Cociente0← 0
32 bits
Quotient
32-bit ALU Shift left
32 bits
¿Contador=n?
Sí Shift left Control
Remainder
Write test
Desplazar Restoizq 1 bit 64 bits
hacia la derecha
Fin


Iteración Paso Cociente Divisor Resto
Desplazar Resto a la izquierda “ “ 0001 0100
1 Restoizq ← Restoizq – Divisor “ “ 1110 0100
Resto<0⇒ +Divisor, sll Resto, sll Cociente, Cociente0=0 0000 “ 0010 1000
Resto<0⇒ +Divisor, sll Resto, sll Cociente, Cociente0=0 0000 “ 0101 0000
Resto≥0⇒ sll Resto, sll Cociente, Cociente0=1 0001 “ 0100 0000
4 Restoizq ← Restoizq – Divisor “ 0001 0000
Resto≥0⇒ sll Resto, sll Cociente, Cociente0=1 0011 “ 0010 0000
Ajuste final Desplazar Restoizq a la derecha 0011 “ 0001 0000
43

•Al principio, el registro Resto está completamente ocupado.
•A medida que van realizándose pasos del algoritmo, parte del contenido del
registro Resto comienza a estar desaprovechado.
•Según realizamos pasos, obtenemos los bits del cociente uno a uno.
•El espacio desaprovechado del registro Resto es exactamente igual que el
número de bits del cociente que tenemos calculados en cada instante.
Â Por tanto, se incorporó una mejora al circuito, de forma que el registro Cociente
desaparece.
Â El dividendo se carga inicialmente en la mitad derecha del registro Resto.
Â En cada iteración, cuando obtengamos un bit del cociente, lo almacenaremos

en el bit menos significativo del registro Resto.
Â Al final el cociente queda en la mitad menos significativa del registro Resto,

mientras que el resto queda en la mitad más significativa de dicho registro.
44

•Un registro de n bits para el divisor.
•Un sumador / restador de n bits.
•Un registro de 2n bits para el resto y el cociente, que pueda cargarse en paralelo en
su mitad izquierda dejando intacta la mitad derecha, o cargarse en paralelo en su
mitad derecha dejando intacta su mitad izquierda; este registro admitirá
desplazamientos lógicos unitarios hacia la izquierda del registro completo.
Divisor
32 bits
Circuito para n = 32 bits con 32-bit ALU

control necesarias.
Shift right
Remainder Control
Shift left
test
Write
64 bits
45

Desplazar Resto 1 bit 1. Iniciar el registro Divisor
hacia la izquierda
izquierda a 0, mitad derecha con
Restoizq← Restoizq-Divisor
el dividendo)
No ¿Resto < 0? Sí 3. Contador ← 0
Desplazar Resto 1 bit Restoizq← Restoizq+Divisor
No hacia la izquierda Desplazar Resto 1 bit Divisor
Resto0← 1 hacia la izquierda
Resto0← 0
32 bits
32-bit ALU
¿Contador=n?
Sí
Shift right
Remainder Control
Desplazar Restoizq 1 bit Shift left
test
hacia la derecha Write
64 bits
Fin


Iteración Paso Divisor Resto
0 Valores iniciales 0011 0000 1010
Desplazar Resto a la izquierda “ 0001 0100
Resto<0⇒ Restoizq ← Restoizq + Divisor “ 0001 0100
Desplazar Resto a la izquierda 0010 1000
Resto0=0 0010 1000
Resto<0⇒ Restoizq ← Restoizq + Divisor “ 0010 1000
Desplazar Resto a la izquierda 0101 0000
Resto0=0 0101 0000
Resto≥0⇒ Desplazar Resto a la izquierda “ 0100 0000
Resto0=1 0100 0001
Resto≥0⇒ Desplazar Resto a la izquierda “ 0010 0010
Resto0=1 0010 0011
Ajuste final Desplazar Restoizq a la derecha “ 0001 0011
47
División con restauración

Â Los algoritmos y circuitos mostrados dividen números dados en binario puro.
•Puede hacerse división con restauración para números en complemento a 2,
aunque el algoritmo es complicado.
Â División de números en complemento a 2: se puede hacer pasando los

operandos a positivos antes de hacer la división, y ajustando los signos del cociente
y/o el resto si es preciso:
•Si el signo del dividendo y el del divisor coinciden, el cociente es positivo, y en
caso contrario es negativo.
•El signo del resto es el mismo que el del dividendo.
48
9. Multiplicación y división en ensamblador

Â MIPS
•La multiplicación y la división emplean dos registros especiales para guardar
los resultados: Hi y Lo.
•En la multiplicación, la parte más significativa del resultado queda en Hi y la
menos significativa en Lo.
•En la división, el cociente queda en Lo y el resto en Hi.
•Instrucciones de multiplicación:
Con signo: mult.
Sin signo: multu.
•Instrucciones de división:
Con signo: div.
Sin signo: divu.
Â MC68000:
•Multiplicación (muls, mulu): operandos de 16 bits, resultado de 32 bits.
•División (divs, divu): dividendo de 32 bits, divisor de 16 bits, cociente de 16
bits, resto de 16 bits.
49

Multiplicadores PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Multiplicadores PDF

Cargado por

Copyright:

Formatos disponibles

Universidad

Rey Juan Carlos

Circuitos para multiplicación y

Circuitos para multiplicación y división de números en coma fija

Circuitos para multiplicación y división de números en coma fija

1. Multiplicación binaria en coma fija

Multiplicación binaria en coma fija

Circuitos para multiplicación y división de números en coma fija

Multiplicación binaria en coma fija

0000000010100110 M*m0*20 = M*1: M sin desplazar

2. Multiplicación por un valor constante

Â Si uno de los operandos (por ejemplo el multiplicador) es una constante conocida

Â Cuando el multiplicador es una constante potencia de 2, la multiplicación se

N ⋅ 2 m = a n-1 ⋅ 2 n-1+m + ........ + a 0 ⋅ 2 0 +m

•Ejemplo: 11010012 · 23 = 11010010002

Circuitos para multiplicación y división de números en coma fija

Multiplicación por un valor constante

•Ejemplo: multiplicar M=101001102=16610 por m=000110012=2510

Descomponemos el multiplicador m=25=16+8+1. Así, la operación será

M*25 = M*(16+8+1) = M*16+M*8+M

que se traduce en dos desplazamientos (de 3 y 4 lugares respectivamente) y

101001100000 Desplazamiento de M cuatro posiciones

1000000110110 Resultado de la suma (del producto)

3. Multiplicación por suma – desplazamiento

Â Los circuitos se basan en:

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 1ª versión

2. Se desplazará el multiplicando un lugar hacia la izquierda para alinear correctamente los

3. Se desplaza o se rota el multiplicador un lugar hacia la derecha (por esto siempre se

4. Se sumará el producto parcial con la suma acumulada de los productos parciales

Multiplicación por S – D: 1ª versión

Circuito para n = 32 bits con

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 1ª versión

Desplazamiento del registro Multiplicador a la derecha Multiplicand

Ejercicio: dibujar el diagrama de estados del controlador del circuito. 12

Multiplicación por S – D: 1ª versión

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 2ª versión

Â Deja de ser necesario desplazar el registro Multiplicando.

Â Sigue siendo preciso desplazar el registro Multiplicador para consultar siempre

Multiplicación por S – D: 2ª versión

Circuito para n = 32 bits con 32 bits

las conexiones y señales de

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 2ª versión

1. Iniciar el registro Multiplicando

Desplazamiento del registro Producto a la derecha 4. Contador ← 0

Desplazamiento del registro Multiplicador a la derecha

Ejercicio: dibujar el diagrama de estados del controlador del circuito. 16

Multiplicación por S – D: 2ª versión

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 3ª versión

Â Por tanto, se incorporó una mejora al circuito, de forma que el registro

Â En cada iteración, cuando vayamos a consultar un bit del multiplicador,

Multiplicación por S – D: 3ª versión

Circuito para n = 32 bits con

Shift right Control

Circuitos para multiplicación y división de números en coma fija

Multiplicación por S – D: 3ª versión

Sí Shift right Control

Ejercicio: dibujar el diagrama de estados del controlador del circuito. 20

Multiplicación por S – D: 3ª versión

0000000010100110 Mm020 = M*1: M sin desplazar

M25 = M(16+8+1) = M16+M8+M

0000000001011010 Mm0(-20) = -1*M