1

Etapa Cs y Etapa de Salida

Cabrera Andres., Jiménez Mauro., Apellido3 N.

 es posible ver el resultado de simulación de la etapa

Abstract—S e realizó el diseño y montaje de una etapa de de Cd.
ganancial Cs (Common S ource) para añadir aproximadamente
10db a la ganancia obtenida de etapas anteriores. S e agregó una
etapa intermedia Cd (Common Drain) entre la etapa anterior y la
etapa Cs para reducir los niveles de dc. S e implementaron espejos
de corriente tanto para etapa Cs como para la etapa Cd. S e diseñó
y monto una etapa de salida bjt clase AB polarizada con
multiplicador Vbe. S e probaron independientemente las etapas y
se vieron las fallas que presenta el circuito implementado al
conectar una carga grande en la etapa de salida.

A. Abreviaturas y acrónimos
Common Source: Configurar realizada con transistores
MOSFET que permite obtener una gran ganancia de voltaje y
alta resistencia de salida.
Common Drain: Configuración realizada con transistores
Fig. 1 Simulación etapa cd. Canal 1 entrada y Canal 2 Salida etapa
MOSFET con ganancia de voltaje unitaria y baja impedancia
de salida, utilizada para acoplar impedancias y reducir niveles
B- Una vez disminuidos los valores de dc se procedió a
de dc.
Etapa clase AB: Configuración de transistores utilizada para
entregar la corriente requerida por grandes cargas a la salida
de un amplificador.
Multiplicador Vbe: Circuito de polarización utilizado en
etapas clase AB.
I. PROCEDIMIENT O
1- Antes de iniciar el diseño de las etapas se
caracterizaron todos los transistores utilizados y se
cambiaron sus parámetros en los modelos Spice con
el fin de obtener simulaciones más fieles al circuito
real.
2- Etapa Cs.
diseñar la etapa Cs para una ganancia de 10db. Para
controlar fácilmente la resistencia de salida y por
tanto la ganancia en la etapa se utilizó un espejo de
corriente basado en transistores PNP. Una vez
implementado el espejo se realizaron simulaciones
paramétricas para seleccionar la corriente del espejo
que generara una ganancia de 10db. Inicialmente se
encontró que la corriente necesaria seria mayor a la
soportada por el transistor de la etapa Cs . Para limitar
la corriente se agregó una resistencia 1kΩ en la
fuente del transistor. Con esta nueva resistencia se
realizaron de nuevo simulaciones paramétricas para
encontrar la corriente necesaria en el espejo.
Finalmente se llegó a una corriente 8mA generada
por una resistencia de 2.1kΩ. En la Fig. 2 se puede
ver la ganancia y el cambio entre entrada y salida.

- Debido a que la salida de la etapa anterior se tomó

single ended esta posee un nivel dc muy alto el cual
afecta la polarización del a etapa Cs.

A- Para corregir el problema generado por el nivel dc se

agregó una etapa intermedia Cd. La meta en el diseño
de esta etapa fue dejar el nivel dc de la entrada en un
valor cercano a 0. Para la etapa Cd se implementó un
espejo de corriente con el fin de poder controlar en
forma más precisa el resultado deseado. En la Fig. 1

Fig. 2 ganancia etapa Cs. Canal 1 entrada, Canal 2 Salida.
3- Etapa de Salida clase AB.
- Se agregó una etapa de salida para manejar cargas
grandes de al menos 8Ω.
A- Para la polarización de esta etapa se utilizó un
multiplicador Vbe. Se escogió polarizar el
multiplicador con un espejo implementado con
transistores PNP para poder controlar la corriente a
través de la red de polarización. Se eligieron
resistencias de 1k para la red de polarización para
mantener una corriente pequeña a través de esta.
B- Para la etapa de salida se utilizaron transistores de
referencia Tip 41c y Tip 42c. Al conectar la salida de
la etapa Cs a la etapa de salida acoplada con una
carga de 4Ω se ve una caída en la ganancia. En los
anexos se puede ver el diagrama de bode para la
etapa Cs conectada directamente a la etapa de salida.
Para solucionar la caída en la ganancia se agregó un
transistor PNP conectado a manera de driver entre la
etapa Cs y la Etapa de salida manteniendo la
ganancia en el valor esperado. En la Fig. 3 se puede
ver la forma de onda entregada a la carga.
Fig. 3 Forma de onda en la salida del amplificador con
carga de 4Ω
2
II. A NÁLISIS DE RESULT ADOS
- En el montaje físico el nivel dc bajado por la etapa
Cd llego hasta -200mV una gran diferencia con
respecto a la simulación
- En la simulación se obtuvo una ganancia de
aproximadamente 10db con la etapa Cs.
- En el montaje real una vez medida la entrada y la
salida se obtuvo una ganancia total de 42db bastante
más de la esperada en la simulación de 35db.
- En la simulación se llegó al output swing que se ve
en la Fig.4
Fig. 4 Output swing Simulación.
- En el montaje real se llegó a un output swing entre
-2.2V y 8.8v debido a la gran ganancia obtenida.
- En los diagramas de bode se aprecia un gran ancho
de banda sin embargo en la práctica
aproximadamente a 150khz la salida ha caído -3db
III. CONCLUSIONES
- Se vio que con este montaje si se realizan bien las
configuraciones se puede lograr una buena ganancia.
- Para la etapa de salida no se obtuvieron los resultados
esperados, esta etapa daña la gran amplificación que
se tenía hasta la etapa anterior a pesar de usar un driver
para acoplarla.
- Se vio que aumentando mucho la entrada del
amplificador se consigue algo de sonido en la salida
sin embargo no es lo esperado.
- Debido a los problemas encontrados al final del
diseño se probaron de nuevo todas las etapas
encontrando el funcionamiento esperado en cada una.
- Se llegó a la conclusión que a una carga de 4 Ω y con
el diseño implementado la etapa de salida no se
comporta como debería sugiriendo revisar el diseño de
esta.
- Se vio que la salida presenta un nivel dc lo que puede
causar problemas a largo plazo con los parlantes que
se conecten a esta si no te toman las correcciones
adecuadas.
3