DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

CARRERA DE INGENIERÍA MECATRONICA

ASIGNATURA: Circuitos Digitales

NRC: 4946

Informe #2
Tema: Implementación y diseño de circuito sumador
y comparador.

NOMBRES:
Fabricio Veintimilla
Diego Vinueza
Steev Vallejo

25 de octubre del 2019

Sangolquí, Ecuador.

I. OBJETIVOS.
A. Objetivo general.
Diseñar e implementar un circuito Sumador-Restador y un circuito comparador, mediante la aplicación de mapas K y el
uso de compuertas lógicas.

B. Objetivo específico.

 Diseñar, implementar, y simular un circuito comparador de magnitud de números de 2 bits, mediante la

herramienta de simulación Proteus.
  Diseñar y simular un circuito sumador restador de números de 1 bit, mediante la herramienta de simulación
Proteus.
 Verificar la efectividad de los Mapas K para reducir y simplificar una función de 3 variables.

II. INTRODUCCIÓN.

El álgebra de Boole es un método para simplificar los circuitos lógicos (o a veces llamados circuitos de conmutación lógica) en
electrónica digital.[ CITATION Mec19 \l 12298 ]

La lógica booleana solo permite dos estados del circuito, como True y False. Estos dos estados están representados por 1 y 0, donde
1 representa el estado "Verdadero" y 0 representa el estado "Falso".[ CITATION Mec19 \l 12298 ]

III. MARCO TEORICO

Las compuertas lógicas son circuitos lógicos que se conforman internamente con transistores organizados de una
manera específica con la finalidad de entregar valores de señales de voltaje en forma de lógica booleana como
respuesta. [ CITATION Log19 \l 12298 ]

Los valores posibles utilizados en lógica booleana pueden ocuparse 2 valores posibles, un 1 y un 0, generalmente un 1
con un estado de 5 [V] y cuando se encuentra en un 0 con un valor similar a 0 [V].

Estos valores pueden manejarse bajo 2 tipos de lógica: Lógica positiva, representa la activación de la señal en “alto” es
decir cuando el estado de salida sea 1
Lógica Negativa, el estado de activación de la señal se va a dar en “bajo” es decir cuando la salida sea de 0.

Tomando en cuenta esta forma de funcionamiento de las compuertas lógicas podemos estudiar las siguientes:

Tabla 1. Tipo de compuertas

Compuerta Modelo Descripción Salida

Representa en algebra
AND booleana la operación Q= A∗B
de multiplicación

Representa dentro del

OR algebra booleana la Q= A +B
operación de suma

Se le obtiene como
NOT resultado el valor A= Á
contrario de la entrada.

Es una compuerta AND ´

NAND
negada. Q= A∗B

Representa la negación
NOR de una operación Q= A ´+B
booleana de suma.
 Actúa como una suma
binaria de un digito cada
XOR
uno y el resultado de la Q= A∗B́+ Á∗B
suma seria la salida.

A. Método de mapas K
Un mapa K, también conocido como mapa de Karnaugh es un procedimiento de
simplificación de expresiones booleanas mucho más eficiente, sencillo y directo,
muchos autores la consideran como una versión pictórica de la tabla de verdad. Estos
mapas reducen la necesidad de realizar cálculos de algebra booleana para
simplificar una expresión o función.
Figura 7. Mapa K de 4 variables

Cada fila y columna representara las combinaciones posibles entre cada par de variables que intervienen en la función,
esta tabla se llena con los minterminos correspondientes a la función, a fin de generar una suma de productos de las
combinaciones de variables que estará simplificada tomando en cuenta los lugares de la tabla con valor uno y su forma
de organizarse respecto a otros cuadros de valor uno, a fin de simplificarla de la manera más óptima.

IV. MATERIALES Y METODOS

A. Equipos, materiales y herramientas utilizadas

 C.I.s: 7400(1), 7404(1), 7408(1), 7410(1),7432(1)

 3 Leds
 Resistencia de 150Ω/0.5w
 Cables jumpers
 Fuente de alimentación DC variable de 0-30v/3A
 Multímetro digital
 Protoboard
 El software Proteus versión 8.1

V. PROCEDIMIENTO Y RESULTADOS

A. Circuito Sumador-Restador

A partir del requerimiento de diseñar un circuito que permita sumar o restar 2 dígitos, donde cada uno es de 1 bit y
el resultado de este circuito me permita ver el resultado y el valor.

Se determino primero las entradas y salidas requeridas para el circuito, dado que la máxima suma que puede haber
entre 2 dígitos de un bit es 2 que se representa con 2 bits, entonces será necesario tener 2 bits a la salida del circuito,
además de ocupar un bit para el signo del número en el caso de la resta.

Figura 8. Diseño circuito sumador-restador.

La figura 8 muestra un modelo del circuito sumador- restador, donde A y B representar los números ingresados de 1
bit. SR es la variable que controla si el circuito sumara o restara, tomando como 0 la suma y 1 la resta. So y S1
representa el resultado de la operación en 2 bits, y a su vez sig, representa el signo que este resultado obtendrá.
 Una vez generado el esquema de diseño del circuito se elabora una tabla de verdad (Tabla 2) para evaluar el
comportamiento entre entradas y salidas del circuito.

S-R A B Sig S0 S1
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 0 1
0 1 1 0 1 0
1 0 0 0 0 0
1 0 1 1 0 1
1 1 0 0 0 1
1 1 1 0 0 0
Tabla 2. Tabla de verdad circuito sumador-restador

Ya con la tabla de verdad se genera el mapa k correspondiente a las funciones que necesiten ser simplificado, en este
caso tenemos las siguientes.

Tomando la columna de la variable Sig en la tabla 2, observamos que el único valor que integra la función corresponde
en binario a 5, obtenido la ecuación [1].

Sig=∑ 5 [1]

Tomando la columna de la variable So en la tabla 2, observamos que el único valor que integra la función corresponde
en binario a 3, obtenido la ecuación [2].

S 0=∑ 3 [2]

Tomando la columna de la variable S1 en la tabla 2, observamos que los valores que integran la función corresponden a
los binarios 1, 2, 5, 6, obtenido la ecuación [3].

S 1=∑ 1,2,5,6 [3]

La única función que se requiere simplificar será S1 con la finalidad de armar un circuito más optimo, por lo tanto, se
procede a realizar el mapa K de S1.

Tabla 3. Mapa K S1 circuito sumador-restador.

Dando el resultado de 3 funciones para implementar en el circuito:

La ecuación 4 es la representación de la ecuación 1 en las variables utilizadas.

´ AB
S 0= SR [4]

La ecuación 5 es la representación de la ecuación 2 obtenida de la tabla de verdad 2.

 Sig=SR Á B [5]

La ecuación 6 es el resultado obtenido de la tabla 3, que representa el mapa K de a ecuación 3.

S 1= A B́+ Á B [6]

Figura 9. Diagrama del circuito sumador-restador

Una vez obtenidas las ecuaciones, 4, 5 y 6, implementamos con las compuertas en el simulador, como se observa en la
figura 9, se tiene 3 variables de ingreso de datos de 1 bit, SR representa el signo, A y B los números a operar, al final
de las compuertas se colocó un led que represente las salidas, tomando como 0 cuando este apagado, y 1 cuando el led
este encendido.

B. Circuito comparador de magnitud

Diseñar un circuito comparador de magnitudes donde los dígitos a comparar sean de 2 bits cada uno, el sistema
debe permitir verificar o determinar si un número es mayor, menor o igual al otro.

Figura 10. Diseño circuito comparador de magnitud.

En la figura 10 se presenta el diagrama de bloques del circuito comparador de magnitud, en el cual se han
determinado las variables de entrada y salida. El dígito A está formado por las dos entradas A0 y A1 que
corresponde cada uno a un bit. El dígito B está formado por las dos entradas B0 y B1 y cada una tiene un bit. Para la
salida se ha determinado la necesidad de tener tres bits de resultado. El primero indicará si A> B el segundo si
A=B y el tercero si A< B .
El siguiente paso es construir la tabla de verdad del circuito.

A0 A1 B0 B > = <
1
0 0 0 0 0 1 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
 0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 1 0 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
Tabla 4. Tabla de verdad circuito comparador de magnitud.

La tabla 4 es la tabla de verdad del circuito comparador de magnitud en la cual A0 , A 1 , B0 y B1 son las variables de
entrada previamente explicadas. Debajo de cada variable de salida se ha colocado el valor deseado para cada caso,
analizando la magnitud del número A con respecto al número B. De esta tabla se obtienen las funciones [7], [8] y [9] de
las cuales procederemos a realizar mapas de Karnaugh para su simplificaión.

A> B=∑ 4,8,9,7,12,13,14 [7]

A=B=∑ 0,5,10,15 [8]

A< B=∑ 1,2,3,6,7,11 [9]

Para la función [7] se construye el siguiente mapa K.

A>B

A0 A1
B0 B1
A´ 0 A´ 1 A´ 0 A 1 A0A1 A 0 A´ 1
B´ 0 B´1 0 1 1 1
B´ 0 B 1 0 0 1 1
B0 B1 0 0 0 0
B 0 B´1 0 0 1 0
Tabla 5. Mapa K A>B circuito comparador.

La tabla 5 es el mapa K de la función [7] en donde se han agrupado los números 1 en grupos según corresponde y se ha
logrado obtener la función simplificada [10] la cual se puede operar para llegar a obtener la función [11] como vemos a
continuación.

f (A > B)= A0 B́ 0+ A 0 A 1 B́1 + A 1 B́0 B́1 [10]

f (A > B)= A0 B́ 0+ A 1 B́1 ( A0 + B́0 ) [11]

Para la función [8] se construye el siguiente mapa K.

A=B

A0 A1
B0 B1
A´ 0 A´ 1 A´ 0 A 1 A0A1 A 0 A´ 1
B´ 0 B´1 1 0 0 0
B´ 0 B 1 0 1 0 0
B0 B1 0 0 1 0
 B 0 B´1 0 0 0 1
Tabla 6. Mapa K A=B circuito comparador.

La tabla 6 es el mapa K de la función [8] en donde se observa que todos los 1´s forman islas por lo cual obtenemos la
función simplificada [12] la cual se puede operar para llegar a obtener la función [13] como vemos a continuación.

f (A=B)= Á 0 Á1 B́ 0 B́1 + Á0 A 1 B́0 B1+ A 0 A 1 B0 B1 + A 0 Á1 B 0 B́1 [12]

f ( A=B )= Á 0 B́0 ( Á 1 B́1 + A1 B 1) + A 0 B 0( A 1 B1 + Á1 B́1 )

f ( A=B )=( Á 1 B́1 + A1 B 1)( Á0 B́0 + A 0 B 0) [13]

Para la función [9] se construye el siguiente mapa K.

A<B

A0 A1
Á0 Á1 A´ 0 A 1 A0A1 A 0 A´ 1
B0 B1
B´ 0 B´1 0 0 0 0
B´ 0 B 1 1 0 0 0
B0 B1 1 1 0 1
B 0 B´1 1 1 0 0
Tabla 7. Mapa K A<B circuito comparador.

La tabla 7 es el mapa K de la función [9] en donde se han agrupado los números 1 en grupos según corresponde y se ha
logrado obtener la función simplificada [14] la cual se puede operar para llegar a obtener la función [15] como vemos a
continuación.

f (A < B)= Á0 Á 1 B1 + Á0 B0 + Á 1 B0 B1 [14]

f ( A< B )= Á 0 B 0+ Á 1 B1 ( Á0 + B0 ) [15]

Ya que tenemos las funciones [11], [13] y [15] se procede a simular el circuito en Proteus.
 Figura 11. Diagrama del circuito comparador de magnitud simulado en Proteus

La figura 11 es el circuito simulado en Proteus en el cual tenemos a la entrada los bits A0 , A 1 , B0 y B1. Seguido de la
implementación de cada una de las funciones. A la salida tenemos los LOGICPROBE que muestran el estado de la
salida sea 1 o 0. En el Anexo 1 se puede observar el circuito implementado en Protoboard.
 VI. ANÁLISIS DE RESULTADOS

A. Circuito Sumador-Restador
Para realizar el análisis de resultados se debe tomar en cuanta, que las variables ingresadas representan lo siguiente:
- SR
SR=0 Suma
SR=1 Resta
- AyB
Representa los números a operar
- Sig
Sig=0 Positivo
Sig=1 Negativo
- S0 y S1
Representan el valor obtenido de la operación de A y B

Se decidió tomar en cuanta solo tres casos de los 8 que se pueden dar, a continuación se muestran algunos de los más
significativos.

Figura 12. Suma A+B=1+0=+01

La figura 12 muestra la suma de dos números A y B, debido a que SR es igual 0.

Ya que A toma el valor de 1 y se suma con B que toma un valor de 0, el resultado muestra que sig tiene el valor de 0,
ya que es positivo. S0 y S1 toman los valores de 0 y 1 respectivamente que es el resultado de sumar A y B.
 Figura 13. Suma A+B=1+1=+10

La figura 13 muestra la suma de dos números A y B, debido a que SR es igual 0.

Ya que A y B toman el valor de 1 y se suma entre si, el resultado muestra que sig tiene el valor de 0, ya que el
resultado es positivo. S0 y S1 toman los valores de 1 y 0 respectivamente que es el resultado de sumar A y B. esto
representa que el resultado es un numero de 2 bits.

Figura 14. Resta A-B=0-1=-01

La figura 14 muestra la resta de dos números A y B, debido a que SR es igual 1.

Ya que A y B toman el valor de 0 y 1 respectivamente, se restan entre sí. El resultado muestra que sig tiene el valor de
1, ya que el resultado es negativo, debido a que A es menor que B. S0 y S1 toman los valores de 0 y 1
respectivamente que es el resultado de restar A y B. esto representa que el resultado es un numero de 2 bits.

Según las funciones encontradas mediante la tabla de verdad (Tabla 8), se concluyen las siguientes funciones para las
salidas So, Si, representadas en la siguiente taba de verdad. Se obtuvo la salida de SIG, mediante la aplicación de mapas
K. obteniendo los siguientes resultados.
 Teórico Simulado
S
SR A B SIG Si SIG So Si
o
0 0 0 0 1 0 0 1 0
0 0 1 0 0 1 0 0 1
0 1 0 0 0 1 0 0 1

0 1 1 0 0 1 0 0 1
1 0 0 1 0 0 1 0 0
1 0 1 1 0 0 1 0 0
1 1 0 0 1 0 0 1 0
1 1 1 0 0 1 0 0 1
Tabla 8. Resultado sumador-restador.

La tabla 8 recopila los valores obtenidos en el procedimiento, y el análisis de resultados con los valores simulados.

B. Circuito comparador de magnitud

En base al diseño generado se implementa el circuito primeramente en una simulación y posteriormente en el

protoboard.

Para realizar un análisis de resultados, lo que haremos será probar casos en el simulador y ver cómo responde el
circuito implementado.

Para el primer caso (Figura 15) tenemos los siguientes valores:

A0 =0
A1=0
B0=0
B1=0
 Figura 15. Circuito simulado con valores A=00 y B=00

Para el caso de la figura 15 tenemos que la variable A=00, lo que en decimal tiene un valor 0 y la variable B=00 , lo
que en decimal tiene un valor de 0. Por lo cual podemos observar que ingresando esos valores las salidas son:
A> B=0
A=B=1
A< B=0
Para este caso la respuesta del circuito es correcta ya que A=B .

Para el segundo caso (Figura 16) tenemos los siguientes valores:

A0 =1
A1=1
B0=0
B1=0
 Figura 16. Circuito simulado con valores A=11 y B=00

Para el caso de la figura 16 tenemos que la variable A=11, lo que en decimal tiene un valor 3 y la variable B=00 , lo
que en decimal tiene un valor de 0. Por lo cual podemos observar que ingresando esos valores las salidas son:

A> B=1
A=B=0
A< B=0

Para este caso la respuesta del circuito es correcta ya que A> B .

Para el tercer caso (Figura 17) tenemos los siguientes valores:
A0 =1
A1=0
B0=1
B1=1

Figura 17. Circuito simulado con valores A=10 y B=11

Para el caso de la figura 17 tenemos que la variable A=10, lo que en decimal tiene un valor 2 y la variable B=11, lo
que en decimal tiene un valor de 3. Por lo cual podemos observar que ingresando esos valores las salidas son:
A> B=0
A=B=0
A< B=1

Para este caso la respuesta del circuito es correcta ya que A< B .

Para el cuarto caso (Figura 18) tenemos los siguientes valores:

A0 =1
A1=1
B0=1
B1=1
 Figura 18. Circuito simulado con valores A=11 y B=11

Para el caso de la figura 18 tenemos que la variable A=11, lo que en decimal tiene un valor 3 y la variable B=11, lo
que en decimal tiene un valor de 3. Por lo cual podemos observar que ingresando esos valores las salidas son:
A> B=0
A=B=1
A< B=0

Para este caso la respuesta del circuito es correcta ya que A=B .

 Para una amplia comprobación se han anotado todos los valores obtenidos en la simulación en la tabla 9.

A B Teórico Simulado
A0 A1 B0 B1 > = < > = <
0 0 0 0 0 1 0 0 1 0
0 0 0 1 0 0 1 0 0 1
0 0 1 0 0 0 1 0 0 1
0 0 1 1 0 0 1 0 0 1
0 1 0 0 1 0 0 1 0 0
0 1 0 1 0 1 0 0 1 0
0 1 1 0 0 0 1 0 0 1
0 1 1 1 0 0 1 0 0 1
1 0 0 0 1 0 0 1 0 0
1 0 0 1 1 0 0 1 0 0
1 0 1 0 0 1 0 0 1 0
1 0 1 1 0 0 1 0 0 1
1 1 0 0 1 0 0 1 0 0
1 1 0 1 1 0 0 1 0 0
1 1 1 0 1 0 0 1 0 0
1 1 1 1 0 1 0 0 1 0
Tabla 9. Resultado comparador de magnitudes.

En la tabla 9 se puede comparar los valores obtenidos en la simulación y los obtenidos mediante la teoría. Los valores
en las salidas teóricas y simuladas son claramente los mismos, por lo cual sabemos que el diseño fue correcto.

VII. CONCLUSIONES Y RECOMENDACIONES

 Existen requerimientos de circuitos que podrían diseñarse de manera más optima ocupando menos compuertas
digitales.
 A más complejo es la función es más difícil de simplificar en términos pequeños, por lo que se vuelve cada vez
más grande
 Las compuertas que usamos en sus respectivos integrados tienen su función lógica, que con el álgebra de Boole se
puede resumir, en funciones más simples.
 Un circuito con 3 variables de ingreso, es funcional con tres variables de salida. Punto que se observó en el
circuito comparador.
 Este circuito comparador resulta más extenso ocupando más compuertas, por lo que se debe tener cuidado al
momento de armarlo en la protoboard.
 Es importante tener en cuenta el orden en el que se ingresa las variables a las tablas de verdad, ya que una buena
organización puede facilitar el entendimiento de la tabla, y aunque al final la función se va a cumplir igual es
mejor tomar en cuenta cómo se puede facilitar el entendimiento e interpretación de la tabla.

VIII. REFERENCIA BIBLIOGRÁFICA

[1] M. Latinoamerica, «MecatroicaLatam,» 20 10 2019. [En línea]. Available:

https://www.mecatronicalatam.com/algebra-booleana.

[2] L. Staff, «Logicbus,» 20 10 2019. [En línea]. Available: https://www.logicbus.com.mx/blog/compuertas-logicas/.

 IX. ANEXOS

Figura 20 Circuito comparador de magnitud implementado.

La figura 20 corresponde a la implementación del circuito comparador de magnitud en el cual se observa la utilización
de 6 circuito integrados que contienen las puertas lógicas utilizadas y tres LED que indicarán las salidas
correspondientes
 Figura 21 Circuito comparador de magnitud implementado.

La figura 21 muestra cuales entradas corresponde a cada bit y que LED corresponde a cada salida.