1

INFORME
CIRCUITOS ARITMETICOLOGICOS
RESUMEN LORENA ALVAREZ OSORIO
Este documento es orientado con el fin de interpretar los procesos de suma y
Estudiante Ingeniería Eléctrica
resta con numeros binarios, tambien comprobar el funcionamiento de algunos
Universidad Tecnológica de Pereira
circuitos integrados MSI(ecala media de integración )y/o ULA(unidad
aritmetico logica).
ALEJANDRO MONTOYA
Estudiante Ingeniería Eléctrica
PALABRAS CLAVES: MSI, ULA, circuitos integrados.
Universidad Tecnológica de Pereira
ABSTRACT
This document is oriented with the objective of interpret the information of the
OLGA LILIANA GUTIERREZ
MSI and ULA integrated circuits manufacturers which are given in the
Estudiante Ingeniería Eléctrica
manuals.
Universidad Tecnológica de Pereira
KEYWORDS: MSI, ULA, integrated circuits. .

1. INTRODUCCIÓN

2. CONTENIDO
2.Para un sumador total plantear tabla de verdad
1.Para un semisumador, plantear tabla de verdad,
ecuaciones booleanas y circuito resultante con
ecuaciones booleanas, y circuito resultante :
compuertas basicas :

El semisumador posee la siguiente tabla de verdad: En este circuito combinacional se realiza una suma con
los dos operandos A y B como en el semisumador pero
entradas   salidas   con el acarreo, Cin, proveniente de otra suma y así
A B S C obtener la suma completa, que tarda 3 unidades de
0 0 0 0 tiempo, y el acarreo, que tarda 2. El bloque sería el
0 1 1 0 siguiente:
1 0 1 0
1 1 0 1 entradas   salidas    
A B Cin S Cout
Las funciones de las salidas del semisumador son las 0 0 0 0 0
siguientes:
0 0 1 1 0
_ _
0 1 0 1 0
S = (A · B) + (A · B )= A+B =( Suma). 0 1 1 0 1
C = A · B =( Acarreo). 1 0 0 1 0
1 0 1 0 1
A B A B 1 1 0 0 1
1 1 1 1 1
Las funciones de las salidas del semisumador son las
siguientes:
_ _ _ __ _ __
S = A · B · Cin + A · B · Cin + A · B · Cin +
A · B · Cin =Suma.
Cout = A · B + A · Cin + B · Cin =
Acarreo.
2
A B C A B C

L2
5.Consulte la metodología para hallar el complemento
L1 a 2 de un # binario.

Complemento a 2

Los computadores utilizan la representación binaria en

3.Plantear circuito sumador total para 2# de 4 bits
c/u, utilizando bloque de sumador total como el
logrado en el numeral 2.
complemento a 2 para representar números negativos. La
representación de números positivos en complemento a 2
sigue las mismas reglas del sistema signo-magnitud y la
representación de los números negativos en complemento
a 2 se obtiene de la siguiente forma:

 Se representa el número decimal dado

en magnitud positiva.
 El número de magnitud positiva se
representa en forma binaria positiva.
 Se obtiene el complemento 1 del
número binario obtenido en el paso
anterior mediante el cambio de los unos
por ceros y viceversa.
 Al complemento 1 se le suma uno y el
resultado es la representación en el
complemento 2.

Ejemplo
Representar el número –510 en binario, utilizando el
complemento a 2 con 5 bits.

R/: el circuito descrito se realizo en el laboratorio para 1. –5  5.

un sumador total de 3bits el circuito funciono 2. Escribimos el número +510 en binario de 5 bits
correctamente los problemas mas frecuentes tinen que 0101
ver con la asignación de los parámetros. 3. Obtenemos el complemento a 1 de 0101
1010
4.Consulte la información de manual para el C.I 4. Al complemento de número anterior se la suma
74LS83 y plantear un sumador para dos numeros de 1. El resultado es 1011.
8 bits c/u. 5. Obtenemos el número 1011 en complemento a
2.
A0
7
DISP1
Ejemplo
4321
U1
Obtener el complemento a 2 del número positivo de 8
A4
74F83
4321
bits 000001012 (+510).
A3
A2
A1 s4
B0
B4
B3
B2
s3
s2
s1
El equivalente en complemento a 1 es 11111010. El
9 B1
complemento a 2 del número es 11111011.
Cin Cout
4321
Comprobando los pesos en decimal se puede demostrar
la obtención del negativo del número inicial utilizando el
método del complemento a 2:
A1
1 DISP2
111110112 = (-128 + 64 + 32 +16 + 8 + 0 + 2 + 1)10 = -
4321
U2 510
74F83 4321
A4
A3
A2
A1 s4 En la representación en complemento 2 el primer bit del
B4 s3
B1 B3
B2
s2
s1
L1
lado más significativo puede interpretarse como el signo,
B1
2
Cin Cout
siendo cero para números positivos y 1 para números
4321
negativos. Se puede comprobar que si a una cantidad
negativa expresada en complemento 2 se le saca su
 Scientia et Technica Año X, No x, Mes 200x. U.T.P 3

complemento 2, se obtiene la magnitud positiva

correspondiente.

6.Diseñe un circuito restador para dos numeros de 4

bits cada uno usado el 74LS83.
V1
5V
+V 8.estudiar
DISP1 el sumadorDISP2
BCDDISP3
e implementar el circuito
V2 V1
KPD1 KPD2 V+
con el C.I 74LS83 5V 5V
+V +V
C 6 U2A KPD1 KPD2 4321 4321 4321
DISP2 U6
3 F U3A 74LS47 V+ V+
4321 4321 A3 g
U2B U3 abcdefg. 4321 4321 U4A A2 f
DISP5 DISP4
A1 e
74LS47 U3B
A0 d
U2C U1 A3 g c abcdefg. abcdefg.
A2 f U1 b
74LS83 A1 e 74LS83
a
U2D A4 A0 d A4
A3 U2 test
c A3 RBI RBO
A2 b A2 74LS83
A1 s4 A1 s4 A4 U5
a B4 s3 A3 74LS47
B4 s3
B3 s2 B3 s2 A2 A3 g
test B2 s1 A1 s4 A2 f
B2 s1 RBI RBO B1 B4 s3 A1 e
B1 L1 B3 s2 A0 d
Cin Cout B2 s1 c
Cin Cout B1 b
a
Cin Cout
L1 test
RBI RBO

El circuito mostrado se debe tener en cuenta que el

montaje de los pines cin ,count deben ser cin a +Vcc y
count a tierra para garantizar un uno logico al pin cin .

7.Implementar sumador / restador paralelo para 2#

de 4 bits c/u . el circuito mostrado es el sumador bcd el circuito de
garantizar que cuando la suma pase de un valor mayor
V1 a nueve en el primer displey se visualise el numero 1
0V y las unidades en el segundo.

U2A 9.consultar manual el C.I DM74S181,sus conexiones

V2
KPD1 KPD2 5V operatividad para realizar diversas operaciones
+V aritmeticas y logicas usando 2# de 4 bits c/u.
3 2 U2B DISP1
V+
4321 4321
U2C DISP2
4321 U3
U1 74LS47 abcdefg.
74LS83 A3 g
U2D A4 A2 f
A3 A1 e
A2 A0 d
A1 s4 c
B4 s3 b
B3 s2 a
B2 s1
B1 L1 test
RBI RBO
Cin Cout

el circuito del sumador restador me garantiza que al

colocar el interruptor en un nivel bajo, el habilite el
circuito como un sumador y cundo el interruptor se
encuentre en un nivel alto se convierta en un restador.

____________________________
1. Las notas de pie de página deberán estar en la página donde se citan. Letra Times New Roman de 8 puntos
4
Scientia et Technica Año X, No x, Mes 200x. U.T.P 5

____________________________
1. Las notas de pie de página deberán estar en la página donde se citan. Letra Times New Roman de 8 puntos