ELECTRÓNICA DIGITAL

TALLER DE REEMPLAZO PARCIAL FINAL

PRESENTADO POR:

BILLY MATTHEW MELO ZAMBRANO

PRESENTADO A:

M.SC. (C) JUAN CAMILO MEJÍA HERNÁNDEZ

UNIVERSIDAD TECNOLÓGICA DE PEREIRA

FACULTAD DE INGENIERÍAS
INGENIERÍA ELÉCTRICA
PEREIRA, RISARALDA
2019
 Solución de Taller 3 Electrónica Digital

1) Basándose en las 6 etapas del diseño de contadores, genere los siguientes contadores
usando flip-flops JK:

a) Secuencia: 0, 3, 6, 9, 12, 15

Paso 1: Diagrama o máquina de estado

A continuación, se muestra el diagrama de estado basándose en la teoría de máquinas de

Moore; mostrando el recorrido de la secuencia.
3 6

0011 0110

0 0000 1001 9

1111 1100

15 12

Paso 2: Tablas del estado siguiente

Paso 3: Tabla de transiciones

Para mi conveniencia, he juntado los pasos 1 y 2 del diseño de contadores en una única tabla
que los contiene.

Secuencia 0, 3, 6, 9, 12, 15
Tablas de estados Tablas de transición
Estado
Estado Actual siguiente FF0 FF1 FF2 FF3
Q Q Q Q Q Q Q Q K K
m 3 2 1 0 3 2 1 0 J0 K0 J1 1 J2 2 J3 K3
0 0 0 0 0 0 0 1 1 1 X 1 X 0 X 0 X
3 0 0 0 1 0 1 1 0 X 1 X 0 1 X 0 X
6 0 0 1 0 1 0 0 1 1 X X 1 X 1 1 X
9 0 0 1 1 1 1 0 0 X 1 0 X 1 X X 0
1
0 1 0 0 1 1 1 1
2 1 X 1 X X 0 X 0
1 0 1 0 1 0 0 0 0 X 1 X 1 X 1 X 1
5
Tabla 1: tablas de estado y tablas de transición.
Paso 4: Minimización de estados

Ya que para crear la secuencia planteada se necesitan 4 Flip – Flops, es necesario crear Mapas
K para las componentes de cada Flip – Flop (J0, K0, J1, K1, J2, K2, J3, K3) mostrados a
continuación.

Para Flip – Flop 0:

J0 K0

00 01 11 10 0 0 1 1
0 4 12 8 0 4 1 1 1 8 0
0
00 1 X X X 0 X X 21 X
0
1 5 13 9 1 5 1 9
01 X X X 1 0 X X 3 X X
1
3 7 15 11 3 7 1 1
11 1 X X X 1 X X 5 1 X
1
1
2 6 14 10 2 6 1 1
10 X X 1 p X 1 X 1 4X 0 X
0 p

Para Flip – Flop 1:

J1 K1

00 01 11 10 0 0 1 1
12 8 0 4 1 1 1 8 0
0 4 0
00 1 X x X 0 X X 20 X
0
1 5 13 9 1 5 1 9
01 X X X X 0 X X 3 X 1
1
3 7 15 11 3 7 1 1
11 1 X X X 1 X X 5 1 1 X
1
2 6 14 10 2 6 1 1
10 X 0 X p X 1 X X 4X 0 X
0 p
 Para Flip – Flop 2:

Q0 J2 K2
Q 1
00 01 11 10 0 0 1 1
4 12 8 0 4 1 11 8 0
0 0
00 0 X 1 X 0 X X 2X X
0
1 5 13 9 1 5 1 9
01 X X X X 0 X X 3 X 1
1
3 7 15 11 3 7 1 1
11 X X X X 1 0 X 5 1 1 X
1
2 6 14 10 2 6 1 1
10 X 1 X p X 1 X X 4X 0 X
0 p

Para Flip – Flop 3:

K3
J3
0 0 1 1
00 01 11 10 0 4 1 11 8 0
0
0 4 12 8 0 X X 2X X
00 0 X X 0
0 1 1 9
5
1 5 13 9 0 X X 3 X X
01 1 1
X X X
3 7 1 1
3 7 15 11 1 0 X 5 1 1 X
11 X 1
X X X
2 6 1 1
2 6 14 10 1 X 0 4X 0 X
10 X 0 p
X X p X

Paso 5: expresiones lógicas para las entradas de los flip-flops

Las expresiones lógicas opten idas del paso anterior son:

Flip – Flop 0 Flip – Flop 1 Flip – Flop 2 Flip – Flop 3

J 0=1 J 1=Q́0 J 2=Q0 J 3=Q 2
k 0=1 K 1=Q2 K 2=Q 1 K 3=Q 1
Tabla 2: Expresiones lógicas.
Paso 6: implementación del contador.

El contador se implementó en el software Proteus 8 de donde se sacan las imágenes mostradas en

este documento. Además, también se anexa el archivo del software para su verificación.

FF0 FF1 FF2 FF3

Imagen 1: contador para la secuencia 0, 3, 6, 9, 12, 15 realizado en Proteus 8.

b. Secuencia: 1, 2, 3, 5, 7, 11, 13

Paso 1: Diagrama o máquina de estado

A continuación, se muestra el diagrama de estado basándose en la teoría de máquinas de
Moore; mostrando el recorrido de la secuencia.

3
001
2 1 5
001 010
0 1

1 000 011 7
1 1

110 101
1 1
1 1
3 1
Paso 2: Tablas del estado siguiente
Paso 3: Tabla de transiciones

Para mi conveniencia, he juntado los pasos 1 y 2 del diseño de contadores en una única tabla
que los contiene.

Secuencia 1, 2, 3, 5, 7, 11, 13
Tablas de estado siguiente Tablas de transición
Estado
Estado Actual siguiente FF0 FF1 FF2 FF3
Q Q Q Q K
m 3 Q2 1 Q0 Q3 2 Q1 0 J0 K0 J1 1 J2 K2 J3 K3
1 0 0 0 1 0 0 1 0 X 1 1 X 0 X 0 X
2 0 0 1 0 0 0 1 1 1 X X 0 0 X 0 X
3 0 0 1 1 0 1 0 1 X 0 X 1 1 X 0 X
5 0 1 0 1 0 1 1 1 X 0 1 X X 0 0 X
7 0 1 1 1 1 0 1 1 X 0 X 0 X 1 1 X
11 1 0 1 1 1 1 0 1 X 0 X 1 1 X X 0
13 1 1 0 1 0 0 0 1 X 0 0 X X 1 X 1
Tabla 3: tablas de estado y tablas de transición
 Paso 4: Minimización de estados

Ya que para crear la secuencia planteada se necesitan 4 Flip – Flops, es necesario crear Mapas
K para las componentes de cada Flip – Flop (J0, K0, J1, K1, J2, K2, J3, K3) mostrados a
continuación.

Para Flip – Flop 0:

Q0 J0 K0
Q3 Q1
Q2
00 01 11 10 0 0 1 1
4 12 8 0 4 1 1 1 8 0
0 0
00 X X X 1 0 X 1 20 X
0
1 5 13 9 1 5 1 9
01 X X X X 0 X 0 3 0 X
1
3 7 15 11 3 7 1 1
11 X X X X 1 X 0 5 1 X
X
1
2 6 14 10 2 6 1 1
10 X X X p X 1 X X 40 0 X
0 p

Para Flip – Flop 1:

J1 K1

00 01 11 10 0 0 1 1
4 12 8 0 4 1 1 1 8 0
0 0
00 X 1 X X 0 X X 21 0
0
1 5 13 9 1 5 1 9
01 X 1 X X 0 X X 3 0 X
1
3 7 15 11 3 7 1 1
11 X 0 X X 1 X X 5 X 1 X
1
2 6 14 10 2 6 1 1
10 X X X p X 1 X X 41 0 X
0 p
Para Flip – Flop 2:

Q0 J2 K2
Q3 Q1
Q2
00 01 11 10 0 0 1 1
4 12 8 0 4 1 1 1 8 0
0 0
00 X 0 1 0 0 X X 2X X
0
1 5 13 9 1 5 1 9
01 X X X X 0 X 0 3 1 X
1
3 7 15 11 3 7 1 1
11 X X X X 1 X 1 5 X 1 X
1
2 6 14 10 2 6 1 1
10 X X 1 p X 1 X X 4X 0 X
0 p

Para Flip – Flop 3:

J3 K3

00 01 11 10 0 0 1 1
12 8 0 4 1 11 8 0
0 4 0
00 X 0 0 0 0 X X 2X X
0
1 5 13 9 1 5 1 9
01 X 0 1 X 0 X X 3 X X
1
3 7 15 11 3 7 1 1
11 X X X X 1 X 1 5 X 1 X
1
2 6 14 10 2 6 1 1
10 X X X p X 1 X X 40 0 X
0 p

Paso 5: expresiones lógicas para las entradas de los flip-flops

Las expresiones lógicas opten idas del paso anterior son:

Flip – Flop 0 Flip – Flop 1 Flip – Flop 2 Flip – Flop 3

J 0=1 J 1=Q́ 3 J 2=Q 1 Q 0 J 3=Q2 Q1
k 0=Q́ 2 Q́1 K 1=Q́2 Q0 K 2=Q 1 +Q 3 K 3=Q́ 1
Tabla 4: Expresiones lógicas.

Paso 6: implementación del contador.

El contador se implementó en el software Proteus 8 de donde se sacan las imágenes mostradas en

este documento. Además, también se anexa el archivo del software para su verificación.

Imagen 1: contador
FF0para la secuencia 0, 3, 6,FF1
9, 12, 15 realizado en Proteus 8. FF3
FF2

Imagen 2: contador para la secuencia 1, 2, 3, 5, 7, 11, 13 realizado en Proteus 8.

 2) Realice conversiones análogo a digital de las siguientes figuras.
a) Utilizar 3 bits a 3ms y 4 bits a 5ms

Para 3 bits a 3ms

111: 7

110: 6

101: 5

100: 4

011: 3

010: 2

001: 1

000: 0

Imagen 3: para 3 bits a 3ms

111: 7

110: 6

101: 5

100: 4

011: 3

010: 2

001: 1

000: 0

Imagen 4: para 3 bits a 3msorganizada

 Intervalo
Nivel de
de Código
cuantificación
muestreo
0a3 0 000
3a6 7 111
6a9 5 101
9 a 12 2 010
12 a 15 0 000
15 a 18 3 011
18 a 21 7 111
21 a 24 6 110
24 … 2 010
Tabla 5: Conversión de análoga a digital de 3 bits a 3ms

Para 4 bits a 5ms

Imagen 5: para 4 bits a 5ms

Imagen 6: para 4 bits a 5ms organizada

Decimal Binario
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
Intervalo Nivel de
7 0111
de cuantificació Código
8 1000 muestreo n
9 1001
0a5 0 0000
10 1010
5 a 10 13 1101
11 1011
10 a 15 2 0010
12 1100
15 a 20 7 0111
13 1101
20 a 25 13 1101
14 1110
25… 2 0010
15 1111
Tabla 7: Conversión de análoga a digital 4
Tabla 6: Conversión decimal a binario
bits a 5ms
 b) Utilizar 2 bits a 10us y 3bits a 10us

Para 2 bits a 10 us:

11: 3

10: 2

01: 1

00: 0

Imagen 7: para 2 bits a 10us

11: 3

10: 2

01: 1

00: 0

Imagen 8: para 2 bits a 10us organizada

Intervalo 90 a 100 2 10
Nivel de
de Código 100 a 110 2 10
cuantificación
muestreo 110 a 120 2 10
0 a 10 0 00 120 a 130 2 10
10 a 20 0 00 130 a 140 2 10
20 a 30 1 01 140 a 150 2 10
30 a 40 2 10 150 a 160 2 10
40 a 50 2 10 160 a 170 1 01
50 a 60 3 11 170 a 180 3 11
60 a 70 3 11 180 a 190 0 00
70 a 80 3 11 Tabla 8: Conversión de análoga a digital 2
80 a 90 2 10 bits a 10us
Para 3 bits a 10 us:

111: 7

110: 6

101: 5

100:4

011: 3

010: 2

001: 1

000: 0

Imagen 9: para 3bits a 10us

111: 7
110: 6

101: 5
100:4

011: 3
010: 2

001: 1

000: 0

Imagen 10: para 3bits a 10us organizada

Intervalo 100 a 110 4 100
Nivel de
de Código 110 a 120 4 100
cuantificación
muestreo 120 a 130 4 100
0 a 10 0 000 130 a 140 5 101
10 a 20 1 001 140 a 150 4 100
20 a 30 2 010 150 a 160 4 100
30 a 40 3 011 160 a 170 3 011
40 a 50 4 100 170 a 180 2 010
50 a 60 6 110 180 a 190 1 001
60 a 70 6 110 Tabla 9: Conversión de análoga a digital 3
70 a 80 6 110 bits a 10us
80 a 90 5 101
90 a 100 4 100
3. Realice conversiones digitales a análogo y dibuje las secuencias. Suponga Rf en 10K y

voltajes positivos de salida. Nota (Ver diapositivas: análogo-digital)

a) R=10K y 4 bits de resolución. Grafique la secuencia 0000, 0001, 0010, 0011, 0100,
0101, 0110, 0111, 0110, 0101, 0100, 0011, 0010, 0001, 0000.

Datos
V 5
R 10K
Rf 10K
Tabla 10: Tabla de datos

Primero se deben calcular las resistencias que conforman el circuito como se muestra en la
siguiente imagen.

Imagen 7: Circuito para conversión de señales digitales a formato análogo.

Tabla de resistencias
R 2R 4R 8R
10 20 40 80
Tabla 11: Tabla de resistencias para 4 bits

Una vez calculadas las resistencias, calculamos ahora las corrientes como se muestra en la imagen
7.

Tabla de corrientes
i0 i1 i2 i3
0.0625 0.125 0.25 0.5
Tabla 12: Corrientes para 4 bits.
Calculo ahora los voltajes de cada una de las resistencias que conforman el circuito de la siguiente
manera V =I ∗R f

Tabla de voltajes
V (2^3) V (2^2) V (2^1) V (2^0)
5 2.5 1.25 0.625
Tabla 13: Voltajes de entrada.

Para calcular el voltaje de salida ( V out ) sumo los voltajes de las entradas que anteriormente
multiplique por la R f según sea la secuencia binaria.

También Se realiza la gráfica en el software Excel de la tabla 14.

v3 v2 v1 v0 v (out)
0 0 0 0 0
0 0 0 1 0.625
0 0 1 0 1.25
0 0 1 1 1.875
0 1 0 0 2.5
0 1 0 1 3.125
0 1 1 0 3.75
0 1 1 1 4.375
0 1 1 0 3.75
0 1 0 1 3.125
0 1 0 0 2.5
0 0 1 1 1.875
0 0 1 0 1.25
0 0 0 1 0.625
0 0 0 0 0
Tabla 14: Voltajes de salida. Grafico 1: grafico de entrada binaria vs salida análoga.

b) R=1K y 2bits de resolución. Grafique la secuencia 00, 01, 10, 11, 01, 11, 011.
 Datos
V 5
R 1K
Rf 10K
Tabla 15: Datos

Como antes se deben calcular las resistencias que conforman el circuito como se muestra en la
imagen 7 (Circuito para conversión de señales digitales a formato análogo) solo que ahora
tomaremos dos bits (2^0 y 2^1) y sus resistencias (R, 2R).

Tabla de resistencias
R 2R
1 2
Tabla 16: De resistencias para dos bits

Una vez calculadas las resistencias, calculamos ahora las corrientes como se muestra en la imagen
7.

Tabla de corrientes
i1 i0
5 2.5
Tabla 17: De corrientes para dos bits

Calculo ahora los voltajes de cada una de las resistencias que conforman el circuito de la siguiente
manera V =I ∗R f

Tabla de voltajes
V (2^1) V (2^0)
50 25
Tabla 18: Voltajes de entrada

Para calcular el voltaje de salida ( V out ) sumo los voltajes de las entradas que anteriormente
multiplique por la R f según sea la secuencia binaria.

v1 v0 v (out)
 0 0 0
0 1 25
1 0 50
1 1 75
0 1 25
1 1 75
0 1 25
Tabla 19: Voltajes de salida

También Se realiza la gráfica en el software Excel de la tabla 19

Grafico 2: grafico de entrada binaria vs salida análoga.

c) R=5K y 4bits de resolución. Grafique la secuencia 0000, 0001, 0010, 0011, 0100,
0101, 0110, 0111, 0110, 0101, 0100, 0011, 0010, 0001, 0000.

Datos
V 5
 R 5K
Rf 10K
Tabla 20: Datos

Como antes se deben calcular las resistencias que conforman el circuito como se muestra en la
imagen 7.

Tabla de resistencias
R 2R 4R 8R
5 10 20 40
Tabla21: Resistencias para 4 bits

Una vez calculadas las resistencias, calculamos ahora las corrientes como se muestra en la imagen
7.

Tabla de corrientes
i0 i1 i2 i3
0.125 0.25 0.5 1
Tabla 22: Corrientes para 4 bits

Calculo ahora los voltajes de cada una de las resistencias que conforman el circuito de la siguiente
manera V =I ∗R f

Tabla de voltajes
V (2^3) V (2^2) V (2^1) V (2^0)
10 5 2.5 1.25
Tabla 23: Voltajes de entrada

Para calcular el voltaje de salida ( V out ) sumo los voltajes de las entradas que anteriormente
multiplique por la R f según sea la secuencia binaria.

También Se realiza la gráfica en el software Excel de la tabla 24.

v3 v2 v1 v0 v (out)
0 0 0 0 0
 0 0 0 1 1.25
0 0 1 0 2.5
0 0 1 1 3.75
0 1 0 0 5
0 1 0 1 6.25
0 1 1 0 7.5
0 1 1 1 8.75
0 1 1 0 7.5
0 1 0 1 6.25
0 1 0 0 5
0 0 1 1 3.75
0 0 1 0 2.5
0 0 0 1 1.25
0 0 0 0 0
Tabla 24: Voltajes de salida Grafico 3: grafico de entrada binaria vs salida análoga.

d) R=2K y 3bits. Grafique la secuencia 000, 001, 010, 011, 100, 101, 110, 111, 110, 101,
100, 011, 010, 001, 000.

Datos
V 5
R 2K
Rf 10K
Tabla 25: Datos

Como antes se deben calcular las resistencias que conforman el circuito como se muestra en la
imagen 7 (Circuito para conversión de señales digitales a formato análogo) solo que ahora
tomaremos dos bits (2^0, 2^1 y 2^2) y sus resistencias (R, 2R, 4R).

Tabla de resistencias
R 2R 4R
2 4 8
Tabla 26: Resistencias para 3bits

Una vez calculadas las resistencias, calculamos ahora las corrientes como se muestra en la imagen
7.

Tabla de corrientes
i2 i1 i0
2.5 1.25 0.625
Tabla 27: Corrientes para 3 bits
Calculo ahora los voltajes de cada una de las resistencias que conforman el circuito de la siguiente
manera V =I ∗R f

Tabla de voltajes
V (2^2) V (2^1) V (2^0)
25 12.5 6.25
Tabla 28: Voltajes de entrada

Para calcular el voltaje de salida ( V out ) sumo los voltajes de las entradas que anteriormente
multiplique por la R f según sea la secuencia binaria.

También Se realiza la gráfica en el software Excel de la tabla 29.

v2 v1 v0 v (out)
0 0 0 0
0 0 1 6.25
0 1 0 12.5
0 1 1 18.75
1 0 0 25
1 0 1 31.25
1 1 0 37.5
1 1 1 43.75
1 1 0 37.5
1 0 1 31.25
1 0 0 25
0 1 1 18.75
0 1 0 12.5
0 0 1 6.25
0 0 0 0
Tabla 29: Voltajes de salida Grafico 3: grafico de entrada binaria vs salida análoga.

4. Seleccione la respuesta correcta. Nota (Ver diapositivas: sistemas de almacenamiento)

a. Las memorias volátiles guardan información cuando se les quita la alimentación.

i. Verdadero

ii. Falso
b. Las LIFO y FIFO son memorias ROM especiales.

i. Verdadero

ii. Falso

c. Las memorias flash basan su funcionamiento en:

i. Se almacena una carga que representa un 0 y ausencia de carga un 1.

ii. Una baja tensión de entrada representa un 0 y una alta tensión un 1.

iii. Se almacena una carga que representa un 1 y ausencia de carga un 0.

iv. Una baja tensión de entrada representa un 1 y una alta tensión un 0.

d. Los discos duro magnéticos se dividen en:

i. Sectores y pistas. Los sectores se dividen en pistas.

ii. Sectores y pistas. Las pistas se dividen en sectores.

iii. Pistas y espirales. Las pistas se dividen en espirales.

iv. Pistas y espirales. Las espirales se dividen en pistas.

e. Las memorias con decodificador de filas y columnas son:

i. Una dimensión.

ii. Dos dimensiones.

iii. Tres dimensiones.

iv. Cuatro dimensiones.

f. Las memorias RAM dinámicas se dividen en:

i. ASRAM, SBRAM, FPMDRAM, EDORAM, BEDODRAM, SDRAM.

ii. SRAM, FPMDRAM, EDORAM, BEDODRAM, SDRAM.

iii. FPMDRAM, EDORAM, BEDODRAM, SDRAM.

iv. EDORAM, BEDODRAM, SDRAM, ASRAM.