FORMATO DE GUÍA DE PRÁCTICA DE LABORATORIO / TALLERES /

CENTROS DE SIMULACIÓN – PARA DOCENTES

CARRERA: ASIGNATURA: Electrónica Digital

NRO. PRÁCTICA: 6 TÍTULO PRÁCTICA: FLIP – FLOPs
OBJETIVO GENERAL:
 Analizar y demostrar el funcionamiento de Flip-Flops (Latchs).
OBJETIVO ESPECIFICO:
 Construir, analizar y demostrar el funcionamiento de un Flip-Flop tipo Latch compuesto a partir de compuertas
NAND.
 Construir, analizar y demostrar el funcionamiento de un Flip-Flop tipo Latch compuesto a partir de compuertas
NOR.
 Comprender el significado de “estado de memoria” en el funcionamiento de un Flip-Flop. 4. Reconocer los
diversos símbolos IEEE/ANSI para los Flip-Flips.
 Dibujar las formas de onda de las salidas de cada tipo Flip-Flop
1. Construir un Latch mediante compuertas lógicas NAND (use interruptores
para generar las señales de entrada del latch).
2. Crear una señal aleatoria de 𝟏𝒔 𝒚 𝟎𝒔 lógicos para las entradas set y reset.
Compruebe la tabla de verdad de un Latch de compuertas NAND y graficar
las señales de salida de 𝑸 𝒚 𝑸’, analizar y comentar los resultados.
3. Construir un Latch mediante compuertas lógicas NOR (use interruptores para
generar las señales de entrada del latch).
4. Usar las mismas señales creadas en el punto 2 y compruebe la tabla de
verdad de un Latch de compuertas NOR.
Graficar las señales de salida de 𝑸 𝒚 𝑸’, analizar y comentar sus resultados
5. Implemente el circuito de la figura y determine:

INSTRUCCIONES

a. Establezca la tabla de verdad para las salidas D1, D2, D3 y D4

cuando:
 S1 y S2 abiertos
 S1 está abierto y s2 cerrado.
 S1 está cerrado y s2 abierto
 S1 y S2 están cerrados

b) Con la ayuda del osciloscopio verifique los 4 estados del punto a

 c) Comente sus resultados
6. Escriba sus conclusiones y recomendaciones a partir de sus análisis de
resultados.

ACTIVIDADES DESARROLLADAS
1. Se diseñó y comprobó el funcionamiento Flip-Flips Set-Reset (LATCH) usando compuertas NAND.
2. Se diseñó y comprobó el funcionamiento Flip-Flips Set-Reset (LATCH) usando compuertas NOR.
3. Se comprobó con la tabla de verdad correspondiente de cada Flip Flop tanto con la compuertas NAND como con
las compuertas NOR y se realizó la gráfica de salida de Q y Q’ en cada estado de Set y Reset.
4. Se armó el circuito propuesto por el docente y se comprobó su tabla de verdad con las condiciones pedidas y se
analizó cada salida del circuito con ayuda del osciloscopio.
5. Se simuló los circuitos y se comparó con los circuitos diseñados y armados y observamos el funcionamiento
correcto de cada uno de ellos.
6. Se realizó el respectivo análisis de los resultados identificados en las tablas comparativas en donde se estableció
la razón de cada uno de los resultados.

1. MARCO TEÓRICO
1.1 Principios generales de los Flip-Flops
Los Flip-Flops son los dispositivos con memoria mas comúnmente utilizados, sus características principales son:
 Asumen solamente uno de dos posibles estados de salida. .[1]
 Tienen un par de salidas que son complemento una de la otra. .[1]
 Tienen una o mas entradas que pueden causar que el estado del Flip-Flop cambie.[1]

1.2 Latch de compuertas NAND

Las dos compuertas NAND están retroalimentadas en forma transversal, de manera que la salida de la compuerta
NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa.
Las salidas de las compuertas, identificadas corno 𝑸 𝒚 𝑸 ̅ respectivamente, son las salidas del latch, bajo estas
condiciones normales, una salida siempre será el inverso de la otra. [1]
Existen dos entradas para el latch:
 La entrada SET es la que establece 𝑸 en el estado 1.[1]
 La entrada RESET es la que restablece 𝑸 ̅ al estado 0. .[1]
Las entradas SET y RESET permanecen en el estado ALTO, y una de ellas cambiará a BAJO mediante un pulso
cada vez que se quiera cambiar el estado de las salidas del latch.[1]

Figura 1. Latch de compuertas NAND

1.3 Funcionamiento
 𝑺𝑬𝑻 = 𝑹𝑬𝑺𝑬𝑻 = 𝟏 ,esta condición es el estado normal de reposo, y no tiene efecto sobre el estado de
̅ permanecerán en el estado en el que se hayan encontrado antes de esta
la salida. Las salidas 𝑸 𝒚 𝑸
condición de entrada.
 𝑺𝑬𝑻 = 𝑶, 𝑹𝑬𝑺𝑬𝑻 = 𝟏. Esta condición siempre provocará que la salida cambie al estado 𝑸 = 𝟏, en
donde permanecerá aún después de que SET regrese a ALTO, a esto se le conoce como establecer el
latch.
 𝑺𝑬𝑻 = 𝟏, 𝑹𝑬𝑺𝑬𝑻 = 𝟎. Esta condición siempre producirá el estado 𝑸 = 𝟎, en donde permanecerá la
salida aún después de que RESET regrese a ALTO, a esto se le conoce como borrar o restablecer el
latch.
 𝑺𝑬𝑻 = 𝑹𝑬𝑺𝑬𝑻 = 𝟎. Esta condición trata de establecer y borrar el latch al mismo tiempo, y produce
𝑸=𝑸 ̅ = 𝟏. Si las entradas se regresan a 1 en forma simultánea, el estado resultante será impredecible.
Esta condición de entrada no debe utilizarse.

Set Reset Salida

0 0 invalido
0 1 1
1 0 0
1 1 Sin cambio
Tabla 1. Tabla de verdad latch con NAND
1.4 Simbologia

Figura 2. Simbología latch de compuertas NAND

1.4 Latch de compuertas NOR

Las entradas SET y RESET son activas en ALTO, en vez de activas en BAJO, y el estado detenido normal es 𝑺𝑬𝑻 =
𝑹𝑬𝑺𝑬𝑻 = 𝑶, 𝑸 cambiará a nivel ALTO mediante un pulso ALTO en la entrada SET, y cambiará a BAJO mediante
un pulso ALTO en la entrada RESET, esto indica que las entradas son activas en ALTO.

Figura 3. Latch de compuertas NOR

1.4 Funcionamiento
 𝑺𝑬𝑻 = 𝑹𝑬𝑺𝑬𝑻 = 𝟎, es el estado normal de reposo para el latch NOR y no tiene efecto sobre el estado de
̅ permanecerán en el estado que tenían antes de que se produjera esta condición de entrada.
la salida, 𝑸 𝒚 𝑸
 𝑺𝑬𝑻 = 𝟏, 𝑹𝑬𝑺𝑬𝑻 = 𝟎, esta condición siempre establecerá 𝑸 = 𝟏, en donde per manecerá aún después
de que SET regrese a 0.
 𝑺𝑬𝑻 = 𝑶, 𝑹𝑬𝑺𝑬𝑻 = 𝟏, esta condición siempre borrará 𝑸 = 𝑶, en donde permanecerá aún después de
que RESET regrese a 0.
 𝑺𝑬𝑻 = 𝟏, 𝑹𝑬𝑺𝑬𝑻 = 𝟏, esta condición trata de establecer y restablecer el latch al mismo tiempo, y
produce 𝑸 = 𝑸 ̅ = 𝟎. Si las entradas se regresan a 0 en forma simultánea, el estado de salida resultante será
impredecible. Esta condición de entrada no debe utilizarse.

Set Reset Salida

0 0 Sin cambio
0 1 0
1 0 1
1 1 Inválido

Tabla 2. Tabla de verdad latch de compuertas NOR

1.5 Simbología

Figura 4. Simbología latch de compuertas NOR

 2. Implementación y Desarrollo.
2.1. Flip-Flips Set-Reset (LATCH) usando compuertas NAND.

 Circuito

Figura 5. Diseño del circuito Flip-Flops Set-Reset (LATCH) usando compuertas NAND.

 Resultados:

Tabla de verdad (NAND)

S R Q Q'
1 1 Memoria
0 1 1 0
1 0 0 1
0 0 Invalido
Tabla 3. Tabla de verdad de Flip-Flops Set-Reset (LATCH) NAND.

Figura 6. Tabla de verdad de Flip-Flops Set-Reset (LATCH) NAND.

  Análisis de Resultados

Como se observa en la figura 5 se realizó el respectivo análisis de los estados Set y Reset con un flanco ascendente
en los diferentes estados de S y R y con la tabla de verdad correspondiente se obtuvó las siguientes gráficas en
𝑸𝒚𝑸 ̅ . De la misma manera cuando se obtuvó el set y reset en 1 en las salidas, se obtendra un estado inválido
cuando trabajamos con Flip Flops latch utilizando compuertas NAND.

Simulación:

Figura 7. Simulación de Flip-Flops Set-Reset (LATCH) NAND en multisim.

2.2. Flip-Flips Set-Reset (LATCH) usando compuertas NOR.

 Circuito:

Figura 8. Diseño del circuito Flip-Flops Set-Reset (LATCH) usando compuertas NOR.
  Resultados:

Tabla de verdad (NAND)

S R Q Q'
0 0 Memoria
0 1 0 1
1 0 1 0
1 1 Invalido
Tabla 4. Tabla de verdad de Flip-Flops Set-Reset (LATCH) NOR.

Figura 9. Tabla de verdad de Flip-Flops Set-Reset (LATCH) NOR.

 Análisis de Resultados

Como se observa en la figura 8 se realizó el respectivo análisis de los estados de Set y Reset con un flanco
ascendente en los diferentes estados de S y R y con la tabla de verdad correspondiente se obtuvierón las siguientes
̅ ’. De la misma manera cuando se tiene el set y reset en 0 en las salidas tendremos un estado inválido
gráficas 𝑸 𝒚 𝑸
cuando trabajamos con Flip Flops latch utilizando compuertas NOR.

Simulación:

Figura 10. Simulación de Flip-Flops Set-Reset (LATCH) NOR en multisim.

 2.3. Análisis del comportamiento del circuito
Acontinuación presentamos el circuito diseñado y armado con Flip-Flops Set-Reset (LATCH) NOR y NAND y con
un pulso mediante un Schmitt trigger 7414 verificaremos el funcionamiento y su debida tabla de verdad según lo
pedido por el docente.

Figura 11. Circuito de Flip-Flops Set-Reset (LATCH) NOR y NAND.

 Establezca la tabla de verdad para las salidas D1, D2, D3 y D4 en las siguientes condiciones.

 S1 y S2 abiertos.
 S1 está abierto y S2 cerrado.
 S1 está cerrado y S2 abierto.
 S1 y S2 están cerrados.

TABLA DE VERDAD DEL CIRCUITO

S1 S2 D1 D2 D3 D4
0 0 1 0 1 0
0 1 1 0 0 1
1 0 0 1 1 0
1 1 0 1 0 1
Tabla 5. Tabla de verdad del circuito de la figura 13.
 Con la ayuda del osciloscopio verifique los 4 estados.

 S1 y S2 abiertos.

Figura 12. Simulación del circuito de Flip-Flops Set-Reset (LATCH) NOR y NAND.

Figura 13. Primer estado cuando S1 y S2 estan abierto, led prendido.

Figura 14. Primer estado cuando S1 y S2 estan abierto, led apagado.

 S1 está abierto y S2 cerrado.

Figura 15. Simulación del circuito de Flip-Flops Set-Reset (LATCH) NOR y NAND.

Figura 16. Segundo estado cuando S1 abierto y S2 cerrado, led apagado.

 Figura 17. Segundo estado cuando S1 abierto y S2 cerrado, led prendido.

 S1 está cerrado y S2 abierto.

Figura 18. Simulación del circuito de Flip-Flops Set-Reset (LATCH) NOR y NAND.

Figura 19. Tercer estado cuando S1 cerrado y S2 abierto, led prendido.

 Figura 20. Tercer estado cuando S1 cerrado y S2 abierto, led apagado.

 S1 y S2 están cerrados.

Figura 21. Simulación del circuito de Flip-Flops Set-Reset (LATCH) NOR y NAND.
 Figura 22. Cuarto estado cuando S1 cerrado y S2 cerrado, led prendido.

Figura 23. Cuarto estado cuando S1 cerrado y S2 cerrado, led apagado.

2. LIST OF MATERIALS AND TOOLS FOR THIS PRACTICE

a. MATERIALS
I. Logic gates 𝟕𝟒𝟎𝟎, 𝟕𝟒𝟎𝟐, 𝟕𝟒𝟎𝟒.
II. LED diodes red, blue and green.
III. Schmitt trigger 7414
IV. Resistors 𝟑𝟑𝟎, 𝟏𝑲𝜴.
V. Pulsating
VI. Capacitor 𝟏𝟎𝟎 𝒖𝒇

b. TOOLS
I. Multimeter
II. bananas
III. oscilloscope
IV. 5v source
 CONCLUSIONS:
Once the practice has been completed and the respective designs, calculations, measurements and simulations have
been carried out, it can be concluded that when designing circuits with Flip-Flops Set-Reset (LATCH) NOR and NAND
it is very important to know the truth table of each of them for In this way, knowing what your status would be by
applying a zero or one to the reset or set, it was also appreciated in practice that the Flip-Flops Set-Reset (LATCH)
NOR and NAND do not need a clock input to be activated they only need the two input set and reset. However, in
circuit 2 we sent a clock signal using Schmitt trigger 7414, which helped us determine the outputs of each LED and
its status with respect to the given signal.

RECOMMENDATIONS:
It is recommended to check the status of each flip-flop, for the correct operation of each circuit, to verify the logic
states of the latch truth table with NAND gates and latch with NOR gates, to verify the condition of the probes so as
not to have problems when observing the signal shown by the oscilloscope.
Observe in the datasheet of each gate the voltage and current that each one supports.
Make the connections correctly, be cautious with the equipment and instruments that are handled. In addition to
consulting the teacher in case of some practical concept that was not clearly understood to be able to finish each
practice successfully.

1.

Nombre de estudiantes:
 Isaac David Ortega Romero
 Jordy Arcelio Pintado Armijos

Firma del Estudiante: _______________________________

ANEXO 1
ANEXO 2