Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema03.Circuitos Combinacionales PDF
Tema03.Circuitos Combinacionales PDF
combinacionales
1
Circuitos combinacionales y
secuenciales
l Combinacionales:
• Salida depende sólo de A B
la entrada
• Ejemplo: sumador de dos +
operandos S=A+B
l Secuenciales:
• Salida depende de las A
entradas y del estado
• Ejemplo: sumador +
acumulador Reg. Acum.
S=S+A
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 2
Índice
l Codificadores
l Decodificadores
l Multiplexores l Funcionalidad
l Demultiplexores l Implementación
l Asociación
l Comparadores l Uso para implementación de
funciones
l Utilidad
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 3
1. Codificadores
l Definición:
• Circuito combinacional
que permite transformar 0 E0
un nivel activo en una de 0 E1
sus entradas en un valor 0 E2
codificado 0 E3 S3 0
0 E4 S2 1
l Ejemplo: teclado 1 E5 S1 0
numérico 0 E6 S0 1
0 E7
• Entradas: dígitos 0-9 0 E8
• Salidas: codificación 0 E9
binaria (4 bits)
Activar E5 => S= 0101 (=5)
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 4
Codificadores sin prioridad
l Características
• Suponen que sólo una entrada puede estar activa
• Si se activan varias entradas a la vez, la salida puede ser
errónea.
Entrada
l Funciones lógicas activa
S3S2S1S0
• S =E +E
3 8 9
E0
E1
0000
0001
• S =E +E +E +E
2 4 5 6 7 E2 0010
• S =E +E +E +E
1 2 3 6 7
E3
E4
0011
0100
• S =E +E +E +E +E
0 1 3 5 7 9 E5 0101
E6 0110
l Problemas: E7 0111
• E1 y E4 activas dan resultado 5 E8 1000
E9 1001
• Ninguna entrada activa da resultado 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 5
Ejemplo:
codificador 4:2 sin prioridad
l M:N ⇒ M entradas, N
salidas COD4:2
E0
l EO: Enable Output E1
S1
• Sirve para diferenciar el caso de E2
S0
activarse E0 y el de que no haya E3 EO
nada activo
• También sirve para asociar varios E3 E2 E1 E0 S1 S0 EO
codificadores 0 0 0 1 0 0 0
0 0 1 0 0 1 0
l Casos no contemplados 0 1 0 0 1 0 0
• Cualquier combinación de 1 0 0 0 1 1 0
activación múltiple 0 0 0 0 0 0 1
• Las salidas son indiferentes Resto de casos X X X
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 6
Ejemplo:
codificador 4:2 sin prioridad
E3 E2 E1 E0 S1 S0 EO
0 0 0 1 0 0 0 E1E0
E3E2 00 01 11 10 S1 = E2 + E3
0 0 1 0 0 1 0
00 0 0 X 0
0 1 0 0 1 0 0 01 1 X X X
1 0 0 0 1 1 0 11 X X X X
10 1 X X X
0 0 0 0 0 0 1
Resto de casos X X X
E1E0
E1E0
E3E2 00 01 11 10 EO = E3 E2 E1 E0 E3E2 00 01 11 10 S0 = E1 + E3
00 1 0 X 0 00 0 0 X 1
01 0 X X X 01 0 X X X
11 X X X X 11 X X X X
10 0 X X X 10 1 X X X
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 7
Codificadores con prioridad
l Características
• Si se activan varias entradas a la vez, dan prioridad a una
de ellas
• Prioridad:
• Al bit más significativo: se da prioridad a la entrada mayor
Si se activan E1 y E5, el resultado es 5
• Al bit menos significativo: se da prioridad a la entrada menor
Si se activan E1 y E5, el resultado es 1
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 8
Ejemplo: codificador 4:2 con
prioridad al más significativo
l M:N ⇒ M entradas, N salidas COD4:2
l EO: Enable Output E0
S1
E1
S0
l EI ó E: Enable Input o E2
E3 EO
Enable . Habilitación
EI
• Sirve para habilitar:
• 0 (deshabilitado) implica que las
EI E3 E2 E1 E0 S1 S0 EO
salidas valen 0
0 X X X X 0 0 0
• 1 (habilitado) indica funcionamiento 1 0 0 0 0 0 0 1
normal 1 0 0 0 1 0 0 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 9
Ejemplo: codificador 4:2 con
prioridad al más significativo
EI E3 E2 E1 E0 S1 S0 EO
0 X X X X 0 0 0
l Recordatorio
1 0 0 0 0 0 0 1 • X en las salidas ⇒ X en el
1 0 0 0 1 0 0 0 diagrama
1
1
0
0
0
1
1
X
X
X
0
1
1
0
0
0
• X en las entradas ⇒ múltiples
1 1 X X X 1 1 0 casos
S1 = EI ( E2 + E3 ) S0 = EI ( E1 E2 + E3 ) EO = EI ( E3 E2 E1 E0 )
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 10
Asociación de codificadores:
COD8:3 con dos COD 4:2
l Se encadenan los EI COD4:2
y EO E4 E0 S1
S1
E5 E1
l Cuando un COD E6 E2
S0
está activo (EI= 1 ) E7 E3 EO S0
y no tiene ninguna 1 EI
entrada activa,
activa al siguiente S2
COD4:2
COD (EO= 1 ). E0 E0
S1
E1 E1
S0
E2 E2
E3 E3 EO EO
EI
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 11
Utilidad de los codificadores
l Sensores de piso de un ascensor
• Codifican cada sensor al número de piso
• No necesita prioridad, ya que el ascensor sólo puede estar
en un piso
l Botonera
• Codifica el valor de la tecla pulsada
• Necesita prioridad, ya que se pueden pulsar varios botones
a la vez
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 12
2. Decodificadores
l Definición:
• Circuito combinacional que transforma un valor codificado
en la activación de la salida correspondiente al dicho valor.
• Realizan la función inversa a los codificadores
E E1 E0 S3 S2 S1 S0
DEC2:4
0 X X 0 0 0 0
0 0 1 0 0 0 0 0 1
1 1 1 0 1 0 0 1 0
E 2 1 1 0 0 1 0 0
3 1 1 1 1 0 0 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 13
Decodificadores
l Funciones lógicas:
• Cada salida del decodificador es un mintérmino
E1 E0 S3 S2 S1 S0 S 0 = E1 E0
DEC2:4
0 0 0 0 0 1
0 0 1 0 0 1 0
S1 = E1 E0
0 1
1 2
1 0 0 1 0 0 S 2 = E1 E0
1 1 1 0 0 0
3 S 3 = E1 E0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 14
Decodificadores
l Decodificador con salidas activas por nivel bajo:
• Cada salida del decodificador es un maxtérmino
DEC2:4 E1 E0 S3 S2 S1 S0 S 0 = E1 + E0
0 0 1 1 1 0
0 S1 = E1 + E0
0 1 1 1 0 1
0 1
1 0 1 0 1 1 S 2 = E1 + E0
1 2 1 1 0 1 1 1
3 S3 = E1 + E0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 15
Asociación de decodificadores
l DEC3:8 con DEC2:4
• Sólo uno de los
decodificadores está DEC2:4
activo, dependiendo del E0 0 0 S0
E1 1 1 S1
valor de E2
E2 E 2 S2
• El inversor hace la 3 S3
función de un DEC1:2
• No tiene Enable global
DEC2:4
0 0 S4
1 1 S5
E 2 S6
3 S7
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 16
Asociación de decodificadores
DEC2:4
l DEC4:16 con DEC2:4 E0
E1
0 0 S0
• El decodificador de la
E2
0
0
1
0
1
2
3 S7
E E
izquierda se comporta 3
como un DEC1:2
• Tiene Enable Global. Si
E= 0 , ningún
decodificador se activa
y las salidas valen 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 17
Asociación de decodificadores
DEC2:4
l DEC4:16 con DEC2:4 E0
E1
0 0 S0
DEC2:4
0 0 S12
1 1 S13
E 2 S14
3 S15
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 18
Implementación de funciones
lógicas con decodificadores
l Se pueden implementar funciones DEC2:4 S 0 = ab
lógicas con un DEC y una puerta OR 0 S1 = ab
b 0 1
l Las salidas del DEC son los S 2 = ab
a 1 2
mintérminos. Se suman las que valgan 3 S 3 = ab
1 en la tabla de verdad
l El dual se hace con DEC de salidas a
nivel bajo y una puerta AND.
m a b f
DEC2:4
0 0 0 0 0
1 0 1 1 f = ab + ab = S1 + S3 b 0 1
2 1 0 0 a 1 2 f
3 1 1 1 3
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 19
Decodificador BCD-decimal
l Decodifica un dígito
decimal codificado en BCD-DEC
S0
BCD (natural) a 10 S1
salidas que representan S2
E3 S3
0-9 E2 S4
l El comportamiento no E1 S5
E0 S6
está definido si la S7
entrada no es un dígito S8
S9
decimal
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 20
Decodificador BCD-7 segmentos
l Decodifica un dígito decimal codificado en BCD
(natural) a los LEDs de un display 7-segmentos
Display 7-seg E3 E2 E1 E0 a b c d e f g
a 0 0 0 0 1 1 1 1 1 1 0 BCD-7SEG
0 0 0 1 0 1 1 0 0 0 0 a
0 0 1 0 1 1 0 1 1 0 1 E3 b
c
b
f
0 0 1 1 1 1 1 1 0 0 1 E2
0 1 0 0 0 1 1 0 0 1 1 E1 d
g 0 1 0 1 1 0 1 1 0 1 1 E0 e
0 1 1 0 1 0 1 1 1 1 1
f
0 1 1 1 1 1 1 0 0 0 0
g
e
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
d
Resto X X X X X X X
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 21
Utilidad de los decodificadores
l Microprocesadores:
• Decodificación de instrucciones
• Puertos de E/S, direcciones de memoria, etc.
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 22
3. Multiplexores
l Definición:
• Circuito que permite seleccionar una de las entradas y copiar su
valor a la salida. La entrada seleccionada depende del valor que
se dé a las entradas de control.
• Se denominan por el número de entradas de dato: MUX2, MUX4,
… 2n = N
• N=entradas de datos, n=entradas de control ⇒
MUX2
MUX4 C1 C0 S
E0 0 C0 S E0 0 0 0 E0
S E1 1
0 E0 S MUX4 0 1 E1
E2 2
E1 1 1 E1
E3 3 1 0 E2
C1 C0 1 0 1 1 E3
C
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 23
Multiplexores
l Función lógica l Implementación con puertas
MUX4 C1 C0 S
0 0 E0
C1
E0
E1 S 0 1 E1 C0
E2
E3 1 0 E2 E0
C1 C0 1 1 E3
E1
S
S = C1 C0 E0 + C1C0 E1 + E2
+ C1 C0 E2 + C1C0 E 30 E3
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 24
Multiplexores
l Función lógica l Implementación con
decodificador
MUX4 C1 C0 S
E0 0 0 E0 DEC2:4
0
E1 S 0 1 E1 C0 0 1
E2 C1 1 2
E3 1 0 E2 3
C1 C0 1 1 E3
E0
S = C1 C0 E0 + C1C0 E1 + E1
S
+ C1 C0 E2 + C1C0 E 30 E2
E3
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 25
Asociación de multiplexores
l MUX8 a partir de MUX4 y MUX2
MUX4
E0 E0
l MUX2 selecciona entre
E1
E2
E1
E2
S los MUX4, dependiendo
E3 E3
C0 C1
del valor del bit de control
0
S
más significativo (C2)
MUX4
1
l Los bits de C y E deben
E4
E5
E0
E1
asignarse según su peso
S C2
E6 E2
E7 E3
C0 C1
C0 C1
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 26
Asociación de multiplexores
l MUX8 a partir de MUX4
MUX4
E0 E0
l El MUX4 de la derecha se
E1
E2
E1
E2
S comporta como un MUX2
E3 E3 MUX4
C0 C1 E0
l Recordatorio: las
E1
E2
S S entradas de un circuito
MUX4
E3
C0 C1
DEBEN estar conectadas;
E4 E0
C2 las salidas pueden
E5 E1 S 0
E6
E7
E2
E3
0 quedar desconectadas
C0 C1
C0 C1
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 27
Implementación de funciones
lógicas con multiplexores
l Con un MUX de tantas
entradas de control como a b c f
MUX8
0 0 0 0
variables tiene la función 0 0 1 0
0 E0
0 E1
• Las variables de la función 0 1 0 1 1
0
E2
E3 S f
van al control del MUX, 0 1 1 0
0 E4
1 0 0 0 1 E5
ordenadas por peso 1 E6
1 0 1 1
• Los valores de la función en 1 1 0 1
1 E7
C2 C1 C0
la tabla de verdad son las 1 1 1 1
a b c
entradas de datos del MUX
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 28
Implementación de funciones
lógicas con multiplexores
l Con un MUX de menos
entradas de control que a b c f f(c)
0 0 0 0
variables tiene la función 0 0 1 0
0 MUX4
• Agrupar la tabla de verdad 0 1 0 1
/C
0
/C
E0
E1 S
según las variables menos 0 1 1 0
C E2
1 0 0 0 1 E3
significativas C C1 C0
1 0 1 1
• Las variables de la función de 1 1 0 1
1
a b
mayor peso van al control del 1 1 1 1
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 29
4. Demultiplexores
l Definición: circuito que copia el valor de la entrada de datos en
la salida indicada por el valor de las señales de control.
l Son el circuito opuesto a los multiplexores
l Son equivalentes a decodificadores, si equiparamos las
entradas de control (Ci) del DEMUX a las de datos (Ei) del
DEC, y la señal de dato del DEMUX (D) al Enable del DEC (E)
D C1 C0
E E1 E0 S3 S2 S1 S0
DEMUX4 DEC2:4 0 X X 0 0 0 0
S0 E0 S0 1 0 0 0 0 0 1
S1 E1 S1 1 0 1 0 0 1 0
D
S2 E S2 1 1 0 0 1 0 0
C1 C0 S3 S3 1 1 1 1 0 0 0
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 30
Utilidad de multiplexores y
demultiplexores
l Transmisión serie multiplexada
A
A
C B A
B B
C MUX DEMUX C
D D
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 31
5. Comparadores
l Definición: circuito que COMP
permite determinar si dos N
a>b
a
datos son iguales, o si a=b
b a<b
uno es mayor que otro. N
l N es el número de bits de
los datos
Comparador 1-bit
a b a=b a>b a<b
f a =b = a ⊕ b
0 0 1 0 0
0 1 0 0 1 f a >b = ab
1 0 0 1 0
1 1 1 0 0
f a <b = ab
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 32
Comparadores
l Comparador 3-bit COMP
3
f a=b = (a2 ⊕ b2 )·(a1 ⊕ b1 )·(a0 ⊕ b0 ) a a>b
a=b
a2=b2 a1=b1 a0=b0 b a<b
f a >b = a2 b2 + a2>b2 3
+ (a2 ⊕ b2 )·a1 b1 + a2=b2 y a1>b1
l Se puede generalizar
+ (a2 ⊕ b2 )·(a1 ⊕ b1 )·a0 b0 a2=b2, a1=b1 y a0>b0
l De este modo se
f a >b = a2b2 + reutilizan muchas puertas
a2<b2
(XOR)
+ (a2 ⊕ b2 )·a1b1 + a2=b2 y a1<b1
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 33
Bibliografía
l “Circuitos y Sistemas Digitales”. J. E. García
Sánchez, D. G. Tomás, M. Martínez Iniesta. Ed.
Tebar-Flores
l Electrónica Digital , L. Cuesta, E. Gil, F. Remiro,
McGraw-Hill
l Fundamentos de Sistemas Digitales , T.L Floyd,
Prentice-Hall
© Luis Entrena, Celia López, Mario García, Enrique San Millán. Universidad Carlos III de Madrid, 2008 34