Documentos de Académico
Documentos de Profesional
Documentos de Cultura
FetSSign PDF
FetSSign PDF
J.I.Huircan
Universidad de La Frontera
November 6, 2012
Abstract
El FET puede ser modelado mediante una red de dos puertas usando
parámetros Y. Entre estos se tiene la transconductancia gm y la resistencia
de salida rDS . El análisis de los circuitos se realiza reemplazando el modelo
del transistor con el circuito en ca, para transformar el ampli…cador en una
red lineal. A partir de esta red se determina la ganancia, las impedancias
de entrada y salida.
1 Introducción
El FET puede ser modelado como una red lineal basado en parámetros Y.
El modelo a pueña señal tiene diferentes variantes, dependiendo del análisis
requerido.
2 Parámetros Y
Se de…nen los parámetros Y de acuerdo al sistema de ecuaciones dado por (1),
en el cual la variable independiente son los voltajes de entrada y salida.
Ii y11 y12 Vi
= (2)
Io y21 y22 Vo
Donde
1
Ii
y11 = jV =0 = Yi = Admitancia de entrada
Vi o
Ii
y12 = jV =0 = Yr = Transadmitancia inversa
Vo i
Io
y21 = jV =0 = Yf = Transconductancia directa
Vi o
Io
y22 = jV =0 = Yo = Admitancia de salida (3)
Vo i
Resultando el modelo basado en una red de dos puertas mostrado en la Fig.
1.
Ii Io
+ +
1 1
Vi Yi Vo Yr Yf Vi Vo
Yo
_ _
iD
iG
iG + +
+
v DS vGS
1
Yf vG S 1
+ Y Yr v D S vD S
Y
vG S i o
_ _ _
-
(a) (b)
2
que gm no permanece constante. Su valor para un JFET se puede determinar
directamente de la ley de Shockley, según
@iD
gm = (5)
@vGS
2
vGS
Luego si iD = IDSS 1 Vp ; entonces
+ + +
+
vG S g m vG S rD vD S vG S g m vG S vD S
_ _ _ _
(a) (b)
Figure 3: (a) Modelo del FET a Fuente común. (b) Modelo simpli…cado.
VD D
RD
R1 v vo
C i +
C v
vo R1 R2 GS g m vG S R
D RL
_
vi
RL
R2
(a) (b)
Figure 4: (a) Con…guración con fuente común. (b) Equivalente a pequeña señal.
3
Planteando la LVK en la red de la Fig. 4b.
Ci
v Co
i vo v
i
RG vo
RS RG
RS
(a) (b)
i
i
v GS v GS ip
v + _ + _
i
vo
R R +
G R G R
S rD S rD vp
(a) (b)
4
Considerando el modelo de MOSFET con rD , se reemplaza el modelo quedando
el circuito de la Fig. 6a. Planteando las ecuaciones para la salida y para la en-
trada en dicho circuito, se tiene
gm (RS jjrD )
Av = (14)
(1 + gm (RS jjrD ))
Para el cálculo la Rin se utiliza el circuito de la Fig. 6a, dado que vi = ii RG ;
luego
Rin = RG (15)
Para determinar Rout se usará el circuito de la Fig. 6b, así
vp vp
ip = gm vGS + (16)
rD RS
vp = vGS (17)
Finalmente
1
Rout = 1 1 (18)
rD + RS + gm
C
C vo
R
D
v
i VDD
RL v vo
i
R _ gm v G S
S R2 R1
C RS
vG S
RD RL
+
(a) (b)
5
vo = gm vGS (RL jjRD ) (19)
Pero vi = vGS , así
Determinando Rin
vi
ii = gm vGS (21)
Rs
Pero vi = vGS , entonces
vi 1
Rin = = 1 (22)
ii Rs + gm
Determinando Rout
i
p
_ gm v G S +
v i =0 RS RD
vGS v
p
+
vp
ip = + gm vGS
RD
vGS = 0
vp
Así Rout = ip = RD
7 Conclusiones
El análisis a pequeña señal usando FET, resulta menos complicado que al usar
BJT, debido a la simplicidad del modelo utilizado. Al incorporar el resistor rDS
del modelo, pudiera generar complejidades adicionales, claramente esto depende
de la con…guración analizada.