LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

DATOS Y RESULTADOS
1. Diseñar solo con compuertas NAND un circuito secuencial asíncrono de dos entradas (C y T) y
dos salidas S1 y S2, donde la salida S2 siempre es el complemento de la salida S1. El circuito
funciona de la siguiente manera. Si C cambia de 0 a 1 cuando T=1, entonces las salidas (S1 y S2)
invierten el valor de su salida actual respectivamente. En otros casos las salidas deben mantener
sus salidas actuales. (Note que el circuito funciona como un Flip Flop tipo T, donde C es la entrada
del clock de flanco positivo). El diseño debe mostrar. Diagrama de Transición, Tabla de Flujo
Primitiva, Tabla de Flujo Reducida, Asignación de Estados, Mapas de Karnaugh y Circuito Lógico.

DEL INFORME PREVIO…

CT

C
T 00 01 11 10
y
A A/01 B/01 -/-- H/01

B A/01 B/01 C/10 -/--

C -/-- F/10 C/10 D/10

D E/10 -/-- C/10 D/10

E E/10 F/10 -/-- D/10 B /

C X X 𝑃𝑘 = (𝐴𝐺𝐻)(𝐴𝐵)(𝐶𝐷𝐸)(𝐸𝐹)
F E/10 F/10 G/01 -/-- D X X /
E X X / /
G -/-- B/01 G/01 H/01 F X X X X /
G / X X X X X
H A/01 -/-- G/01 H/01 H / X X X X X /
A B C D E F G

0
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

C
T 00 01 11 10

AGH A/01 B/01 G/01 H/01

𝐴𝐺𝐻 = 𝑎’
AB A/01 B/01 C/10 -/--
𝐵 = 𝑏’
CDE E/10 F/10 C/10 D/10 𝐶𝐷𝐸 = 𝑐’

EF E/10 F/10 G/01 -/-- 𝐹 = 𝑑’

C
T 00 01 11 10

a’ a’/01 b’/01 a’/01 a’/01

b’ a’/01 b’/01 c’/10 -/--

c’ c’/10 d’/10 c’/10 c’/10

d’ c’/10 d’/10 a’/01 -/--

C
T 00 01 11 10

00 00/01 01/01 00/01 00/01 a’=00

01 00/01 01/01 11/10 -/-- b’=01

11 11/10 10/10 11/10 11/10

c’=11
d’=10
10 11/10 10/10 00/01 -/--

1
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

MAPAS DE KARNAUGH

C
T 00 01 11 10
𝒀𝟏 = 𝒚𝟏. 𝑪’ + 𝒚𝟐. 𝑪 + 𝒚𝟏. 𝒚𝟐
y1 y2
00 𝒀𝟏 = 𝒚𝟏. 𝑪’. 𝒚𝟐. 𝑪. 𝒚𝟏. 𝒚𝟐 PARA EVITAR RIESGOS

ESTÁTICOS
01 1 x

11 1 1 1 1

1
10 1 x

C
T 00 01 11 10
𝒀𝟐 = 𝒚𝟏′ . 𝑪’. 𝑻 + 𝒚𝟐. 𝑪 + 𝒚𝟏. 𝑻′
y1 y2
00 1 𝒀𝟐 = 𝒚𝟏′ . 𝑪’. 𝑻. 𝒚𝟐. 𝑪. 𝒚𝟏. 𝑻′

01 1 1 x

11 1 1 1

x
10 1

C
T 00 01 11 10
𝑸 = 𝒚𝟏. 𝑪’ + 𝒚𝟐. 𝑪 + 𝒚𝟏. 𝒚𝟐 = 𝒀𝟏
y1 y2
𝑸 = 𝒀𝟏
00

01 1 x

11 1 1 1 1

1
10 1 x

2
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

𝑄’ = 𝑦1’. 𝐶’ + 𝑦2’. 𝐶 C
+ 𝒚𝟏′. 𝒚𝟐′ T 00 01 11 10
y1 y2
𝑄’ = 𝑦1’. 𝐶’. 𝑦2’. 𝐶. 𝒚𝟏′. 𝒚𝟐′ 1
00 1 1 1

01 1 1 x

11

x
10 1

IMPLEMENTACIÓN DEL CIRCUITO ASINCRONO:

FIGURA 1.1 Simulación del circuito secuencial asíncrono.

FIGURA 1.2 Implementación del circuito secuencial asíncrono

3
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

2. A la entrada C coloque un circuito antirrebote con un Led, tenga cuidado de no cargar al

circuito antirrebote con el LED de tal manera de generarse niveles de voltaje en C
compatible con TTL o CMOS (de acuerdo al tipo de puertas que utilizará).
En la figura 1.3 se observa el circuito antirrebote.

LED INDICADOR
DEL CLOCK
(CIRCUITO
ANTIRREBOTE)

Circuito antirrebote

FIGURA 1.3 Circuito Antirrebote con la implementación

3. En la entrada T y salidas S1 y S2 coloque Leds como indicadores del nivel, tenga la misma
precaución que en ítem anterior.
En la figura 1.4 se puso 2 leds para indicar las salidas S1 y S2 tal como nos muestras las flechas.

S1 S2

FIGURA 1.4 Leds indicadores de S1 y S2.

4
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

4. Verifique el funcionamiento del circuito: Coloque T=1 y varíe C de 1 a 0 y de 0 a 1, registre las

salidas. Luego coloque T=0 y varíe C (como en el caso anterior), registre las salidas.

A) T=1 CAMBIO EN C DE 0 A 1

En la figura 1.5 se muestra la simulación cuando T=1, donde en un estado inicial Q=1 y Q’=0 y
después de pasar el C de 0 a 1, se obtiene las salidas Q=0 y Q’=1.

FIGURA 1.5 Simulación Para T=1 en flanco positivo

5
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

En la figura 1.6 se comprobó la simulación de la figura 1.5, cuando T=1, donde en un estado
inicial S1=0 y S2=1 y cambiar el estado C de 0 a 1 con nuestro circuito antirrebote, van a
conmutar las salidas, resultando S1=1 y S2=0.

S1 S2

S1 S2

FIGURA 1.6 Implementación Para T=1 en flanco positivo

6
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

B) T=1 CAMBIO EN C DE 0 A 1

En la figura 1.7 se muestra la simulación cuando T=1, donde en un estado inicial Q=0 y Q’=1 y
después de pasar el C de 0 a 1, se obtiene las salidas Q=1 y Q’=0.

FIGURA 1.7 Simulación Para T=1 en flanco positivo

7
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

En la figura 1.8 se comprobó la simulación de la figura 1.7, cuando T=1, donde en un estado
inicial S1=1 y S2=0 y cambiar el estado C de 0 a 1 con nuestro circuito antirrebote, van a
conmutar las salidas, resultando S1=0 y S2=1.

S1 S2

S1 S2

FIGURA 1.8 Implementación Para T=1 en flanco positivo

8
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

C) T=0 CAMBIO EN C DE 0 A 1

En la figura 1.9 se muestra la simulación cuando T=0, donde en un estado inicial Q=1 y Q’=0 y
después de pasar el C de 0 a 1, se obtiene las salidas Q=1 y Q’=0 (estado memoria).

FIGURA 1.9 Simulación Para T=0 en flanco positivo

9
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

En la figura 1.10 se comprobó la simulación de la figura 1.9, cuando T=0, donde en un estado
inicial S1=1 y S2=0 y cambiar el estado C de 0 a 1 con nuestro circuito antirrebote, van a
mantenerse las salidas, resultando S1=1 y S2=0.

S1 S2

S1 S2

FIGURA 1.10 Implementación Para T=0 en flanco positivo

10
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

5. Ingrese directamente por C pulsos (con el generador de funciones, quite el circuito

antirrebote) y observe con el Osciloscopio la entrada C y la salida S1. 6. Realice pruebas
adicionales de acuerdo a sus necesidades de comprobación.

Usando el generador de señales se envió pulsos hacia la entrada C, podemos observar en la

figura 5.2.que la salida Q, cambia de 1 a 0 y de 1 a 0 en cada flanco de subida del CLOCK, cuando
T =1,

FIGURA 5.1.

En la figura 5.1. Se muestra T=1, mientras que en la entrada C colocamos una señal del
generador.

11
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

FGURA5.2.

Usando el generador de señales se envió pulsos hacia la entrada C, podemos observar en la

figura 5.4.que la salida Q, se mantiene en estado anterior que en este caso sería 0 en cada flanco
de subida del CLOCK, cuando T =0,

FIGURA 5.3

12
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

FIGURA 5.4

Usando el generador de señales se envió pulsos hacia la entrada C, podemos observar en la

figura 5.5. y figura 5.6. que la salida Q,, cambia de 1 a 0 y de 0 a 1 en cada flanco de subida del
CLOCK ,cuando T =1 ,

FIGURA 5.6.

13
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

En la figura 5.6. y 5.7 . la señal de color amarilla es la señal del CLOCK , mientras que la señal de
color azul muestra la salida Q y la señal de color rosado la salida Q negada.

FIGURA 5.7.

14
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

OBSERVACIONES Y CONCLUSIONES
1. Al implementar el circuito se presentaron dificultades señaladas en los
puntos 2 y 3, lo cual impidió el correcto funcionamiento del circuito diseñado
2. Los cables utilizados en la implementación del circuito hacían falso contacto
con el protoboard generando una falsa lectura.
3. Se debió considerar el voltaje utilizado para energizar el circuito, debido a
que el umbral de voltaje en TTL y CMOS difiere; debido a ello se generó
algunas falsas lecturas
4. Se volvió a implementar el circuito diseñado (fuera del horario de clase)
teniendo en cuenta los puntos anteriores (2,3) y así se consiguió el correcto
funcionamiento del circuito secuencial asíncrono
5. En la experiencia se aprendió que se puede implementar un FLIP FLOP tipo
T flanco positivo haciendo uso de compuertas lógicas NAND mediate la
síntesis de un circuito secuencial asíncrono, haciendo uso de máquinas de
estados finitos, tabla de flujo primitiva, reducción de estados, tabla de flujo
reducida, asignación de estados libre de competencias, tablas Karnaught
para determinar las entradas y salidas.
6. Se observó que debido al retardo propio que presentan las compuertas
presenta distorsión comparado con la que se obtendría si se hiciera uso de
un integrado FF JK (configurado como FF T).

15
LABORATORIO DE SISTEMAS DIGITALES EXPERIENCIA N°8

REFERENCIAS
 Thomas L. Floyd-Fundamentos de sistemas digitales
 Ronald J.Tocci-Sistemas digitales
 John F. Wakerly- Diseño digital
 efectoled.com/blog/importancia-del-driver-iluminacion-led
 academia.edu/5135557/ANALISIS_Y_SINTESIS_DE_CIRCUIT
OS_SECUENCIALES_ASINCRONOS
 youtube.com/watch?v=08AAHvLRzGk

16