Introducción a los

Circuitos Secuenciales

Por:
Carlos A. Fajardo
cafajar@uis.edu.co

UIS - Sistemas Digitales Actualizado Agosto de 2013

 Circuitos Secuenciales
 Son circuitos digitales con memoria.

 Su salida es función de la entrada y del estado actual.

 Los circuitos secuenciales pueden ser:

 Asíncronos: Cambian su estado de forma inmediata como

resultado de variaciones en las entradas.

 Síncronos: Cambian su estado en instantes de tiempo

discretos bajo el control de una señal de reloj.
Circuitos Secuenciales Asíncronos
LATCHES

UIS - Sistemas Digitales

Latch S-R (Set - Reset)

R S Q Q'
0 0 NC NC
0 1 1 1
1 0 0 0
1 1 0 0
Latch S’-R’(Activo en Bajo)

S' R' Q Q’
0 0 1 1
0 1 1 0
1 0 0 1
1 1 NC NC
Latch S-R con habilitación

T. Característica
C S R Q Q'
0 x x NC NC
1 0 0 NC NC
1 0 1 0 1
1 1 0 1 0
1 1 1 0 0
Latch D

T. Característica
D Q Q'
0 0 1
1 1 0
Circuitos Secuenciales Síncronos

Flip - Flops
UIS - Sistemas Digitales
 Circuitos Secuenciales Síncronos
• Los cambios ocurren “al mismo tiempo”.
• Su funcionamiento está dirigido o
sincronizado por una señal de reloj.

UIS - Sistemas Digitales

 Circuito Detector de Flanco
Flanco Positivo o de Flanco Negativo o de
Subida (0  1) Bajada (1  0)
____ ____
CLK CLK CLK CLK
CLK* CLK*
 Flip - Flops
• Un flip – flop es un latche con habilitación y
detector de flanco.

CLK

UIS - Sistemas Digitales

Tipos de Flip - Flops
 Flip Flop D

D S Q

R Q’

UIS - Sistemas Digitales

 Flip Flop J K

S Q
J

K Q’
R

UIS - Sistemas Digitales

 Flip Flop Tipo T

0
D Q
1

T Registro

clk

Sistemas Digitales Profesor: Carlos Fajardo 15

Determine las formas de onda de Q y Q’
Determine las formas de onda de Q
Flip-Flop tipo D
Flip Flop J-K
Entradas de Pre-Set y Reset

Pre-Set
D Q

Clk
Las entradas de
Pre-set y Reset
Pueden ser Síncronas
Reset
o Asíncronas.
Entradas de Reset

D Q

Clk
Las entradas de
Reset (R) Pueden ser
R Síncronas
o Asíncronas.
Entradas de Reset

D Q

Clk

R
 Flip Flip D (Reset Síncrono)

D
D Q
‘0’

R Clk
 Flip Flip D (Reset Síncrono)

D
D Q D Q
‘0’

R Clk Clk

R
Flip Flip D (Reset Asíncrono)
Flip – Flop tipo de con
Enable y Reset.

D Q

Clk

E
 Flip Flop con Enable

D Q
D
E Clk

UIS - Sistemas Digitales

 Flip Flop con Enable

D Q D Q
D

E Clk Clk

UIS - Sistemas Digitales

Flip – Flop de varios bits
(Registro)

8 8
D Q

Clk

E
Reset
Tiempos importantes
– Retardos de
propagación

– Tiempos de
establecimiento:
–Tiempo de establecimiento,
setup time, ts
–Tiempo de mantenimiento,
hold time, th

– Frecuencia máxima de
reloj

UIS - Sistemas Digitales

 Quiz

Par

Impar

UIS - Sistemas Digitales

 fin
UIS - Sistemas Digitales