>REMPLACE ESTA LÍNIEA CON EL NÚMERO DE IDENTIFICACIÓN DE SU ARTÍCULO (DOBLE CLIC ACÁ) <
Implementación del álgebra de Boole mediante
el uso de compuertas lógicas
Luis Angel Quito Cespedes, Jair Castillo Zarate, Lima, UNMSM
 
I. INTRODUCCION
L os teoremas del algebra booleana se usan en la
simplificación de funciones con variables lógicas. En la
presente experiencia haciendo uso de este álgebra seremos
capaces de establecer la expresión de la función booleana a la
salida de un circuito lógicos. A continuación, se muestran las
implementaciones de dos circuitos lógicos en cuyas salidas se
verifican las funciones AND y OR respectivamente.
II. OBJETIVOS
 Aplicar las leyes del álgebra de Boole en la
obtención de una ecuación Booleana.
 Implementar un circuito lógico a partir de una
expresión de suma de productos o productos de
suma.
III. MARCO TEÓRICO
Las álgebras Booleanas, estudiadas por primera vez en detalle
por George Boole, constituyen un área de las matemáticas que
ha pasado a ocupar un lugar prominente con el advenimiento
de la computadora digital. Son usadas ampliamente en el
diseño de circuitos de distribución y computadoras, y sus
aplicaciones van en aumento en muchas otras áreas. En el
nivel de lógica digital de una computadora, lo que
comúnmente se llama Hardware, y que está formado por
componentes electrónicos de la máquina, se trabaja con
diferencias de tensión, las cuales generan funciones que son
calculadas por los circuitos que forman el nivel. Estas
funciones, en la etapa de diseño del hardware, son
interpretadas como funciones de Boole.
Para nuestros propósitos basaremos el álgebra booleana en el
siguiente juego de operadores y valores:
 Los dos posibles valores en el sistema booleano son
cero y uno, a menudo llamaremos a éstos valores
respectivamente como falso y verdadero.
This paragraph of the first footnote will contain the date on which you
submitted your paper for review. It will also contain support information,
including sponsor and financial support acknowledgment. For example, “This
work was supported in part by the U.S. Department of Commerce under Grant
BS123456”.
The next few paragraphs should contain the authors’ current affiliations,
including current address and e-mail. For example, F. A. Author is with the
1
El símbolo · representa la operación lógica AND.
Cuando se utilicen nombres de variables de una sola
letra se eliminará el símbolo ·, por lo tanto AB
representa la operación lógica AND entre las
variables A y B, a esto también le llamamos el
producto entre A y B.
 El símbolo “+” representa la operación lógica OR,
decimos que A+B es la operación lógica OR entre A
y B, también llamada la suma de A y B.
 El complemento lógico, negación o NOT es un
operador unitario, en éste texto utilizaremos el
símbolo” ‘ ” para denotar la negación lógica, por
ejemplo, A’ denota la operación lógica NOT de A.
 Si varios operadores diferentes aparecen en una sola
expresión booleana, el resultado de la expresión
depende de la procedencia de los operadores, la cual
es de mayor a menor, paréntesis, operador lógico
NOT, operador lógico AND y operador lógico OR.
Tanto el operador lógico AND como el OR son
asociativos por la izquierda. Si dos operadores con la
misma procedencia están adyacentes, entonces se
evalúan de izquierda a derecha. El operador lógico
NOT es asociativo por la derecha.
A. Teoremas
 Teorema 1: A + A = A
 Teorema 2: A · A = A
 Teorema 3: A + 0 = A
 Teorema 4: A · 1 = A
 Teorema 5: A · 0 = 0
 Teorema 6: A + 1 = 1
 Teorema 7: (A + B)’ = A’ · B’
 Teorema 8: (A · B)’ = A’ + B’
 Teorema 9: A + A · B = A
 Teorema 10: A · (A + B) = A
 Teorema 11: A + A’B = A + B
 Teorema 12: A’ · (A + B’) = A’B’
 Teorema 13: AB + AB’ = A
 Teorema 14: (A’ + B’) · (A’ + B) = A’
 Teorema 15: A + A’ = 1
National Institute of Standards and Technology, Boulder, CO 80305 USA (e-
mail: author@ boulder.nist.gov).
S. B. Author, Jr., was with Rice University, Houston, TX 77005 USA. He is
now with the Department of Physics, Colorado State University, Fort Collins,
CO 80523 USA (e-mail: author@lamar.colostate.edu).
T. C. Author is with the Electrical Engineering Department, University of
Colorado, Boulder, CO 80309 USA, on leave from the National Research
Institute for Metals, Tsukuba, Japan (e-mail: author@nrim.go.jp).
>REMPLACE ESTA LÍNIEA CON EL NÚMERO DE IDENTIFICACIÓN DE SU ARTÍCULO (DOBLE CLIC ACÁ) < 2

 Teorema 16: A · A’ = 0 (1) GND +5V 4,66 V ON

+5V +5V 2mv OFF

IV. PROCEDIMIENTO Tabla de verdad de la figura 3:

Para los circuitos que se muestran a continuación, escriba en
Entradas Salida
VCC U1A
C B A Y=
U5A
5.0V
S1
Tens. Tens. Tens. Tens. LED
U6A
7404N
U3A 7410N GND GND GND 173mv OFF
U2A
U4A 7432N
LED1
GND GND +5V 3,298v ON
7404N
GND +5V GND 173mv OFF
7408N
7404N
GND +5V +5V 173mv OFF
+5V GND GND 173mv OFF
Figura 1 +5V GND +5V 173mv OFF
VCC
5.0V U9A U13A +5V +5V GND 3.387v ON
S2
U10A 7400N 7404N
+5V +5V +5V 3.387v ON
U7A

7400N
LED1
U11A 7432N

U8A U12A
7400N
VI. DISCUSIÓN DE RESULTADOS
7400N 7404N
Pudimos constatar los valores deseados, el led encendió y
Figura 2 apagó conforme a la expresión booleana en cada caso.
VCC
5.0V
S2
U10A VII. CONCLUSIONES
7400N
U9A Las compuertas lógicas son dispositivos electrónicos muy
U11A
U14A 7400N
sencillos, pero al mismo tiempo son muy utilizados en el área
LED1
7400N
de la automatización industrial. En esta práctica se observó el
U8A 7410N comportamiento de las compuertas NOT (inversor), AND
7400N
(multiplicador), OR (sumador) y NAND (multiplicador)
negador las cuales tenían que coincidir respecto a la tabla de
Figura 3 verdad, para poder asegurarnos que se estaba empleando de
buena manera la compuerta lógica.
cada caso la expresión booleana para la salida, implemente el
circuito y verifique su funcionamiento completando la tabla de VIII. REFERENCIAS BIBLIOGRÁFICAS
verdad para cada caso.
Thomas L. Floyd (Fundamentos de sistemas Digitales)
Ronald J. Tocci, Neal S.Widmer, Gregory L. Moss(Sistemas
Digitales)
V. RESULTADOS
Tabla de verdad de la figura 1:

Entradas Salida
C B A Y=A+C+ B’
Tens. Tens. Tens. Tens. LED
GND GND GND 4,66V ON
GND GND +5V 4,66V ON
GND +5V GND 2mv OFF
GND +5V +5V 4,66V ON
+5V GND GND 4,66V ON
+5V +5V GND 4,66V ON
+5V +5V +5V 4,66V ON

Tabla de verdad de la figura 2:

Entradas Salida
B A Y=A B’+ A’B
Tens. Tens. Tens. LED
GND GND 2mv OFF
+5V GND 4,66 V ON