DISEÑO DE AMPLIFICADORES DISCRETOS MULTIETAPA CON AYUDA

DE SPICE/SIMETRIX

I. Diseñar un amplificador que cumpla con las siguientes especificaciones:

Parámetros de diseño Amplificador

Rin [Ω] >2k
Rout [Ω] ≤50
|Av| 190 V/V
Bw >1MHz
fL <100Hz
Tabla 1. Parámetros de diseño del amplificador

La fuente de señal de pequeña señal, tiene una impedancia de salida de Rsig=50Ω y la alimentación
VCC=+12V.

SOLUCIÓN
De acuerdo a los valores pedidos en la tabla 1, una combinación válida de amplificadores en cascada
para lograr dichas especificaciones puede ser Emisor Común (EC) y Colector Común (CC), como se
muestra en la figura 1.

Figura 1. Amplificador Emisor Común + Colector Común. (EC-CC)

La expresión para cada uno de los parámetros pedidos en el amplificador es:

R in= R 1∥R 2∥r  1≈ r 1
R out = R E2∥1/ g m2≈1/ g m2
Ri RL
A V = AV0 ⋅ ⋅AV02⋅
1
≈ A V0
1
Ri  Ro
1 1
R L R o 2
1

BW ≈ f H = f p ∥ f p ∥ f p ∥ f p ≈ f C
1 2 3 4 1

f L= f p  f p  f p  f p
1 2 3 4

Las aproximaciones realizadas implican, en cada ecuación, relaciones entre las variables que deberán
cumplirse y mantenerse en el procedimiento de diseño. Por ejemplo, para la ganancia se ha supuesto
que la impedancia de entrada de la segunda etapa CC es mayor que la resistencia de entrada de la
Ri
primera etapa EC, por tanto el divisor de tensión en la salida tiende a uno, esto es: ≈1 . Lo 1

Ri R o 1 1

mismo ocurre con el divisor de tensión en la salida, de tal forma que la ganancia total del amplificador
se aproxima a la ganancia del EC.
En cuanto a las frecuencias de corte superior, sabemos que el polo dominante del amplificador está
determinado por el polo dominante del EC, el cual depende del capacitor de transmisión Cμ .
Estas ecuaciones establecen los puntos de partida y límites superiores e inferiores para los elementos y
voltajes/corrientes del circuito.

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
Criterios para los valores iniciales y condiciones a cumplir:
 V T
● Resistencia de entrada: R in≈ r 1== 2k
g m1 I CQ
Si asumimos un valor de β del transistor implicará que la corriente de polarización en el EC
V T
debe tener un límite máximo de: I CQ  .
Rin
Suponiendo un valor de β=420 entonces: ICQ < 5.25mA

● Resistencia de salida: R out =1/ g m2 50 

VT
Esta condición implicará que la corriente de polarización en el CC es: I CQ  =0.5mA
R out
● Ganancia: | AV |= g m1 RC =190
De aquí se obtiene una relación inversa entre la corriente de colector en el punto de polarización
V T | AV | 4.75
y la resistencia de Colector: I CQ= =
RC RC
1
● Ancho de Banda: B W ≈ f H ≈ f C = [ R ∥R  R ∥R 1 g R ∥R ]C 1MHz
1
o 1i 2 sig in m o i  1 2 1

El polo dominante del amplificador está determinado principalmente por la etapa EC. En dicha
etapa, el polo dominante está dado por:
1 1
H ≈ =
 RC | AV0 | R sig C  1 g m R sig  R C C 
1 1 1 1

Mas adelante se detallan expresiones más exactas para todos los polos del circuito y se realizan
cálculos que confirman la afirmación hecha aquí.
Las aproximaciones realizadas permiten exponer el hecho de que el ancho de banda tiene una
dependencia inversa de la resistencia de colector, de la resistencia de salida de la fuente de
señal, de la corriente de colector en DC y del valor de la capacitancia de transmisión calculada
en dicho punto. La condición impuesta para el ancho de banda implicará:

  V
 
−6
1 1 10
I CQ −1 T = −1 mA
2 R C C  B W
1
R sig 2 2 R C C  1

El primer término de la ecuación debe ser mayor que uno para que el punto de polarización se
encuentre en región activa. Como Cμ1 típicamente es del orden de pico-faradios y RC del orden
de kilo-Ohms, entonces re-escribiendo la ecuación en la forma:

 
3
1 10
I CQ −1 mA se puede ver claramente que para valores típicos de
2 2  R C [ K ]C  [ pF ]
1

RC y Cμ el primer término es mayor a uno y la corriente es positiva estableciendo un límite alto.

● Frecuencia de corte inferior: f L = f p  f p  f p  f p 100Hz
1 2 3 4

La frecuencia de corte en baja frecuencia, depende de los capacitores externos de acople. Los
polos dominantes en el EC y CC que determinan la respuesta en frecuencia son:
1 g 1
 p EC = ≈ m1 y  p CC =
1
 R E∥1/ g m1 C E C E  R L 1/ g m2 C 3
3

El polo dominante en el EC es mayor que el correspondiente en el CC, por tanto es el que

determina la fL. Esto impone un límite bajo para la corriente de colector:
I CQ f L V T C E =2.5C E
● Mallas de voltaje/corriente DC en el circuito y curvas características de los transistores:
La topología de los amplificadores usados, imponen mallas de voltaje/corriente sobre los
elementos circuitales determinando un conjunto de puntos válidos y posibles de corriente de
colector sobre las curvas características del transistor cuando éste está en operación con señal.
Para el caso del EC, realizando una malla en la salida, obtenemos la recta de carga:
V CEQ =V CC − RC  R E  I CQ . Esto nos determina una corriente DC en el colector:

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
 V CC −V CEQ
I CQ= . Los valores de RC y RE deben ser tales que la corriente y voltaje colector-
R C R E
emisor se localicen sobre la curva característica del transistor dado para el diseño.

Como puede verse, algunos criterios establecen límites sobre ICQ más restrictivos que otros y en la
dependencia de ellos están presentes los parámetros RC, RE, Cμ , CE y VCEQ . La intersección de todos
los criterios determina la solución para la polarización del amplificador.

POLARIZACIÓN:

El transistor usado es el Q2N3904, cuyo modelo en SPICE es:

.model Q2N3904 NPN(Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259
+ Ise=6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1
+ Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75
+ Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)

Curvas características del transistor.

Usando SPICE/SIMETRIX Realizamos una simulación para graficar las curvas características del
transistor.

Curvas características del Q2N3904

Emisor Común (EC):

De las curvas, tenemos que para trabajar en región activa podemos establecer una corriente de
polarización de IC = 2,7mA, IB=17uA, con un VCE=VCC/2 =7,5V, lo cual nos garantiza la resistencia de
entrada pedida en el amplificador. Como se pide una Rin>2K, y tenemos que: R in =R1 // R 2 // r  1
IC
En el punto de polarización escogido, tenemos que g m = =0,11 A /V y tomando β=400
VT

aproximado del modelo, calculamos: g m =0,1 A /V r  = =400 /0,1=4k , entonces debemos
gm
tomar R1//R2>4K. Podemos escoger R1=R2=200K.

Por otro lado, el voltaje en la base es:

R V
V BB= 2 CC =V CC /2=7,5 V y en el emisor, tenemos: V BE =V BB −R E I E
R 1R 2
V BB −V BE V BB−V BE 7,5−0,7
Con lo cual: R E = ≈ = =2,52 K . RE puede ser menor que este valor
IE IC 2,7 m
para que la juntura esté directamente polarizada.

La recta de carga es: V CE =V CC − R C R E  I C . Si queremos fijar el punto de operación Q en la

mitad de la línea de carga entonces, tenemos que:

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
 V CC V CC
I Cmax =2I C = De donde: RC = −R E =258 
R C R E 2IC
IC
Ahora, el cálculo de RC dependerá de la ganancia pedida: Av=−g m RC = ⋅R
VT C
| Av |
Por lo tanto, para la ganancia pedida: =1,9 k RC =
gm
Esto implica cambiar la pendiente de la recta de carga, de tal forma que la excursión no será del todo
V CC
simétrica. La corriente máxima que se alcanzará en este caso será: I Cmax = =3,3 mA .
RC R E
La escogencia de éste valor para RC determina también el ancho de banda, y éste a su vez depende de
Cμ calculado en el punto de polarización. Por tanto, vamos a tomar el valor de RC encontrado como
punto de partida, para luego, si es necesario, cambiar su valor a fin de que se ajuste al ancho de bando
pedido.

Con esto, podemos escoger los valores así: R1=R2=200k, RE=2k y RC=2k .

Colector Común (CC):

Este amplificador nos sirve como etapa de aislamiento para garantizar la impedancia de salida de 50Ω
y por tanto podemos tomar los mismos valores encontrados en el EC. La impedancia de salida será:
R out = R E2 // R L // 1/ g m2≈1/ g m2=10 
Sin embargo, la corriente de colector en esta etapa será mayor debido a que no hay resistencia de
colector y por tanto Rout será menor de lo calculado.

Estos valores serán el punto de partida para el ajuste por simulación.

Realizando una simulación en el punto de operación (.OP) con los valores anteriores, obtenemos los
siguientes resultados:
*********************************************
* AMPLIFICADOR DE DOS ETAPAS EC-CC * El análisis en el punto de operación arroja los
* Por: Adrian Montoya Lince *
* Universidad de Antioquia * siguientes resultados:
* semestre 2006-1 *
**********************************************
* VALORES DE COMPONENTES * Operating point for devices of type BJT
********************************************** ===================================
.PARAM VCC=15 Instance: Q1 Q2
.PARAM Vsig=1m f=1k Rsig=50
.PARAM C1=1 C2=1 CE=1 C3=1 Using model: Q2N3904 Q2N3904
.PARAM R1=200k R2={R1} RC=2k RE=2k BF(t) 416.4 416.4
.PARAM RL=50 cqbc 2.055087068p 1.644817151p
*-------- CIRCUITO-------------------------------------------* cqbe 35.37657268p 35.82744625p
V1 vi 0 AC 1 0 Sine(0 {Vsig} {f} 0 0) ft 430.42843Meg 431.77078Meg
V2 VCC 0 {VCC} gm 95.67458265m 97.19613021m
R1 VCC Q1_C {RC}
R2 VCC R2_N {R1} Ibase 16.52934713u 15.82350608u
R3 R2_N 0 {R2} Icoll 2.56231204m 2.598962668m
R4 Q1_E 0 {RE} VAF(t) 74.03 74.03
R5 R8_N 0 {R2}
R6 vo 0 {RL} vbc -4.025913614 - 9.07990988
R8 VCC R8_N {R1} vbe 689.2172194m 687.9188097m
R9 C3_N vi {Rsig}
R10 R10_P 0 {RE}
Q1 Q1_C R2_N Q1_E 0 Q2N3904
Q2 VCC R8_N R10_P 0 Q2N3904
C1 vo R10_P {C2}
C2 R8_N Q1_C {C2}
C3 R2_N C3_N {C1}
C4 Q1_E 0 {CE}
*------------------------------------------------------------------*
.OP

De aquí obtenemos las capacitancias del modelo en pequeña señal:

c u1=2,05 pF , c u2=1,65 pF , c  1=35,38 pF , c  2=35,83 pF

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
CÁLCULOS DE RESPUESTA EN FRECUENCIA.

Respuesta en Alta frecuencia:

La fH estará determinada por las capacitancias internas de los transistores (calculada en el punto de
operación) y las resistencias equivalentes en pequeña señal, que serán nuestro objeto de diseño.
Recordemos que, las frecuencias de corte para el EC, son:
1
 p1=
R sig∥R ith C 
1
 p2=
[ Roth∥R LR sig∥Rith 1g m R oth∥R L]C u
Y para el CC:
1
ω p1=

 R ∥R  R L∥R E
r i∥ sig B
1g m  R L∥R E   C

1
ω p2=
 R sig∥R ith  C u
Usando el método de constantes de tiempo de circuito abierto, tenemos 4 polos con 4 resistencias
equivalentes (despreciando ro):
R  1 =R B 1∥r  1∥R s i g =R 1∥R 2∥r  1∥R s i g≈R s i g
R u 1 =R o u t 1 g m 1 R o u t R B 1∥r  1∥R s i g  c o n : R o u t=R C 1∥R B∥[r  2  2 1 R E 2∥R L ]≈R C 1
R C R L∥R E 2
R  2 =r  2∥
1 g m 2  R L∥R E 2 
r R B∥R C 1
R u 2 =R C 1∥R E∥ π ≈R C 1
β 1
Con los datos anteriores, obtenemos:
R 1≈50 y c 1=35,38 pF ⇒ f p1 =89,97 MHz
R u1≈12k y c u1 =2,05 pF ⇒ f p2=6,5 MHz
R 2≈300 y c 2=35.83pF⇒ f p3 =14,81 MHz
R u2 =2k y c u2=1,56 pF ⇒ f p4 =48.23MHz
⇒ f H = f p ∥ f p ∥ f p ∥ f p =3.95MHz
1 2 3 4

Como es de esperarse, la frecuencia de corte superior esta dominada por la frecuencia de corte de la
primera etapa EC. La mayor influencia del polo superior esta determinada por la variación de Ru1 ,
entonces en simulación ajustaremos el valor de RC y la polarización dejando RB constante.

Respuesta en Baja frecuencia:

La fL está determinada por los capacitores de acople que serán escogidos para cumplir con las
especificaciones del diseño.
Recordemos que los polos dominantes de baja frecuencia para el EC y el CC son respectivamente:
1 g
 p1 EC = ≈ m1
 R E∥1/ g m1 C E C E
1
 p2CC =
 R L 1/ g m2 C 3
gm
Con lo cual: C E= =159uF C 3=26,52 uF
2 f L
Y los capacitores C1 y C2 se pueden escoger de valores menores a los calculados.
Finalmente el circuito nos queda:

R1=R2=200k, RE1=RE2= 2k, RC=2k, RL=50.

C1=C2=10u, CE=160uF y C3=30uF.

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
SIMULACIÓN:

Realizando la primera simulación de análisis temporales y en frecuencia, obtenemos los siguientes

resultados:

Señales de entrada/salida en el tiempo Ganancia vrs. frecuencia

Impedancia de entrada* Impedancia de salida *

* Estas gráfica sólo se pueden obtener de esta manera en SIMETRIX mediante el análisis .TF

Como se puede observar en las gráficas y en la tabla 2, el amplificador aún no cumple con las
especificaciones impuestas, por tanto es necesario realizar ajustes en los componentes.

Parámetros de diseño Amplificador

Rin [Ω] 1,8K
Rout [Ω] 14,3
|Av| 121 V/V
fH 4.57MHz
fL 136Hz
Tabla 2. Primeros resultados de diseño del amplificador

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
AJUSTE DE COMPONENTES:

Para mejorar la respuesta en baja frecuencia obtenida (136Hz), aumentamos los capacitores CE=200uF
y C3=50uF. La frecuencia de corte superior en alta frecuencia (4.57MHz) es mayor al valor calculado
previamente mediante el método de constantes, pero la ganancia encontrada es menor (121V/V). Al
aumentar ésta, se espera que el ancho de banda disminuya, por lo tanto existirá un compromiso entre
RC y el BW.

En cuanto a las impedancias se observa que la impedancia de entrada adquiere un valor en DC

aproximado de 76,34KΩ y en banda media tiene un valor aproximado de 1.8KΩ (un poco menor del
diseñado) y por esta razón podemos aumentar el valor a R1=R2=500KΩ y disminuir levemente la gm. La
impedancia de salida tiene un valor en baja frecuencia de 50Ω y luego disminuye en banda media a
14,3Ω que es menor de lo pedido y levemente mayor (10Ω) de lo calculado en el punto de operación.

Aumento de Ganancia:
La ganancia del circuito depende de RC y la polarización, por lo tanto vamos a realizar un barrido
paramétrico desde 2k a 10K para los análisis .TRAN y .AC

Código en SIMETRIX:
.TRAN 10u 8m 0 10u SWEEP PARAM=RC LIN 5 2k 10k
.AC DEC 50 1 500Meg SWEEP PARAM=RC LIN 5 2k 10k

Código en SPICE: .TRAN 10u 8m 0 10u

.AC DEC 50 1 500Meg
.STEP LIN PARAM RC 2k 10k 2k

Resultados:

Ganancia en el tiempo y frecuencia para varios valores de RC

Con RC=2K se obtiene una mayor ganancia, para los otros valores la señal no excursiona
simétricamente y se deforma en su parte negativa.

Para optimizar la Ganancia, tomando R1=R2=500K, hacemos un barrido de 50 valores de RC entre 1K y

10K y usamos la Goal function “ Maximum(vo)” que retorna el valor máximo de la variable vo para la
variación de RC.

Código en SIMETRIX: .AC DEC 50 1 500Meg SWEEP PARAM=RC LIN 50 1k 10k

La Goal fuction se ejecuta con la opción de Performance Analisys: Maximum (vo)

Código en SPICE: .AC DEC 50 1 500Meg

.STEP LIN PARAM RC 1k 10k 0.2k
La Goal fuction se ejecuta en el PROBE con la opción de Performance Analisys: Max(vo)

Con esto tenemos:

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
 Variación de ganancia con RC. Goal Function: Maximum(vo)

El máximo valor de ganancia Av=182 se obtiene con RC=6K.

Relación Ancho de Banda - Ganancia

Para observar la variación del Ancho de Banda con respecto a la Ganancia del amplificador, usamos la
Goal Function: BPBW (vo,3) en SIMETRIX o Bandwidth(vo,3) en SPICE de donde se observa que
para un valor de RC=6k se obtiene un ancho de banda de 1.62MHz que cumple con las especificaciones
pedidas.

Variación del ancho de Banda RC. Goal Function: BPBW(vo)

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
Optimización de la Ganancia y señal de salida
Dejamos RC=6K y ahora debemos variar RE1 para llegar al valor de ganancia pedido.

Variación de ganancia con RE1. Goal Function: Maximum(vo)

Como puede verse con RE1=2K se obtiene la máxima ganancia (186 V/V). Sin embargo con estos
valores se tiene una señal asimétrica, esto es debido a la segunda etapa CC. Para mejorar la señal es
necesario bajar el valor de RE2. Para esto, escogemos un valor de RE2 que produzca el mínimo nivel DC
a la salida y la máxima ganancia.

Realizando un barrido paramétrico de 50 valores de RE2 entre 100 y 2K, para una análisis en el tiempo.

Código en SIMETRIX: .TRAN 10u 8m 0 10u SWEEP PARAM=RE2 LIN 50 100 2k

Código en SPICE: .TRAN 10u 8m 0 10u

.STEP LIN PARAM RE2 100 2k 38
Obtenemos lo siguientes resultados:

Nivel DC a la salida vrs RE2. Voltaje de salida en el tiempo con variación de RE2
Goal Function: mean(vo)

Y para la Ganancia, con un análisis en frecuencia.

Código en SIMETRIX: .AC DEC 50 1 500Meg SWEEP PARAM=RE2 LIN 50 100 2k

Código en SPICE: .AC DEC 50 1 500Meg
.STEP LIN PARAM RE2 100 2k 38

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
 Variación de ganancia con RE2. Goal Function: Maximum(vo)

De aquí escogemos RE2=500Ω, con la cual obtenemos una ganancia de 194V/V que cumple con las
especificaciones impuestas inicialmente.

Finalmente el circuito nos queda:

R1=R2=500k, RE1=2k, RC=6k, RE2= 500, RL=50.

C1=C2=10uF, CE=200uF y C3=100uF.

Circuito final en SIMETRIX

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
Los resultados finales son:
Operating point for devices of type BJT
=======================================
Instance: Q1 Q2
Using model: Q2N3904 Q2N3904
BF(t) 416.4 416.4
CJC(t) 3.638p 3.638p
CJE(t) 4.493p 4.493p
cqbc 3.938160057p 1.499173539p
cqbe 27.0290506p 45.97898052p
ft 400.80175Meg 452.7637Meg
gm 68.0675742m 130.800921m
Ibase 12.71091802u 20.11771812u
Icoll 1.807665351m 3.530514095m
Iemit -1.82037627m -3.55063181m
VAF(t) 74.03 74.03
vbc 169.9431557m -12.52610019
vbe 681.3908499m 695.0533874m

Señales de entrada/salida en el tiempo

Ganancia vrs. frecuencia

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince
 Impedancia de entrada

Impedancia de salida

Como puede verse, se obtienen los siguiente resultados:

Amplificador Amplificador
Parámetros
Diseñado Pedido
Rin [Ω] 2.4k >2k
Rout [Ω] 19.46 ≤50
|Av| 194 V/V 190V/V
Bw 1.66MHz >1MHz
fL 62.37Hz <100Hz

Universidad de Antioquia-Departamento de Ingeniería Electrónica

Adrián Montoya Lince