MICRO/NANO SISTEMAS ELECTRÓNICOS

MICROELECTRÓNICA
LABORATORIO Nº 3

SÍNTESIS DE LAYOUT Y TESTABILIDAD

1) Diseñe un circuito expandible multiplicador para números en binario: A(2n bits) / B(n bits).
Diseño solo con circuitos combinacionales (sin reloj). Realice la simulación del layout automático.
a) Para números en binario natural.
b) Para números con signo en complemento a DOS.

2) Diseñe un circuito divisor expandible para números en binario natural: A(2n bits) / B(n bits).
Diseño solo con circuitos combinacionales (sin reloj).
Se debe mostrar el cociente y el residuo. Realice la simulación del layout automático.
a) Para números en binario natural.
b) Para números con signo en complemento a DOS.

3) PREGUNTA OBLIGATORIA:
Respecto a las preguntas 9 y 10 del Laboratorio Nº 2: Hacer el layout automático y simular mediante el
programa DCSH y Microwind. Para el layout automático con el DCSH configurar el L/W adecuado.

4) PREGUNTA OBLIGATORIA:
Para los circuitos que se pide diseñar en las preguntas anteriores y que se ha realizado su LAYOUT, evalúe la
TESTABILIDAD del principal bloque constitutivo.

- Considere el modelo STUCK-AT-0, STUCK-AT-1, o el modelo STUCK-OPEN, STUCK-ON.

- Hallar el conjunto mínimo de vectores de test.
- Determinar si hay alguna línea/transistor que no sea testable.

INFORME PREVIO: (8 puntos). Máximo 20 hojas en formato Word.

Resolver las preguntas obligatorias ( Nº 3, Nº 4,).
De las preguntas (Nº 1, Nº 2) escoger 01 pregunta como mínimo, hacer la parte a y b.

Para preguntas (Nº 1, Nº 2) asumir inicialmente un número de entradas o bits por entrada adecuado, de tal
forma que demuestre que el método de diseño es válido para generalizar para más entradas o bits por entrada.

Para validar los diseños digitales realizar la simulación funcional en algún programa ECAD adecuado (dsch,
quartus, proteus, etc.) especialmente para las preguntas a resolver en el informe final.

Buscar en Internet diseños similares y en el Texto del curso los fundamentos teóricos, entender el
funcionamiento de los diseños que presenten.

INFORME FINAL: (10 puntos + 2 por presentación). Máximo 10 hojas impreso.

Se implementará el prototipo demostrativo considerando un número de entradas o bits por entrada adecuado,
de forma que se corrobore el diseño generalizado realizado en el informe previo.

De las preguntas (Nº 1, Nº 2), realizar el LAYOUT, como mínimo para UNA pregunta.
Indicaciones para el LAYOUT:

- Se revisara en Laboratorio cada layout, con el informe final impreso.

- Usar el método de generar el LAYOUT de forma automática mediante DSCH.
- Se puede usar cualquier tipo de estilo de diseño estático o dinámico.
- Usar CMOS 0.25 micras o CMOS 0.12 micras. Fuente de tensión: 5V o 2.5V.
- De ser necesario mayores detalles, la simulación SPICE (*.cir) del layout puede realizarse en Orcad
o Pspice.
- Para cada layout, hallar la FRECUENCIA MÁXIMA DE OPERACIÓN y luego verificar mediante
simulación a una frecuencia menor a la mitad de la frecuencia máxima.
- En la verificación del LAYOUT es suficiente considerar 02 combinaciones para las entradas.

IMPORTANTE

Enviar por e-mail simultáneamente (ralarconm@unmsm.edu.pe ramatutti@gmail.com) el Informe Previo y

los archivos *. MSK y *. SCH
Los Informes deben enviarse por e-mail el día anterior para proceder a su revisión en Laboratorio.
Se verificará en laboratorio los layouts, es obligatoria la presencia del alumno.
Entregar el Informe Final impreso al INICIO DE CLASE para su revisión.