CIRCUITOS DIGITALES AVANZADOS

UNIVERSIDAD POLITÉCNICA SALESIANA

Ingeniería Electrónica

Practica N 3

Montalvan Tandazo Luis Alberto

Necpas Lechoon Wilmer Ernesto

Arellano García Esteban Alejandro

lmontalvant@est.ups.edu.ec wnecpasl@est.ups.edu.ec earellanog@est.ups.edu.ec

16 de noviembre del 2018

Abstract.- En el informe muestra la conexión necesaria para un display de ánodo común mediante la placa
Spartan 3E, que se encenderá don el uso de la programación en VHDL. Index Terms—display, ánodo,
Spartan 3E, VHDL.

Cabeceras de expansión de E / S (consulte la

I.OBJETIVO
Ampliar el conocimiento del usa de la placa
Spartan 3E.
1.1. OBJETIVOS ESPECIFICOS
 Mediante la placa a usar Spartan 3E
realizar una conexión a un display de
ánodo común.
 Programar en lenguaje VHDL para el
encendido del display.
 Realizar la conexión a la placa con la
ayuda del manual para usar los diversos
puertos para esta conexión.
Figura 15-1):
• Un conector de borde de 100 pines Hirose con
43 pines de E / S de usuario FPGA asociados,
incluidos
hasta 15 pares de E / S LVDS diferenciales y dos
pares de solo entrada
• Tres conexiones de Módulo Periférico de 6
pines
• Almohadillas de aterrizaje para una sonda sin
conector Agilent o Tektronix

II.MARCO TEORICO

2.1. Spartan-3E

El tablero Spartan-3E Starter Kit demuestra las

capacidades básicas de MicroBlaze

Procesador incorporado y el kit de desarrollo

integrado Xilinx (EDK). Para más

El desarrollo avanzado considera los tableros

capaces ofrecidos por los socios de Xilinx.

2.2. Conectores de expansión

La placa Spartan®-3E FPGA Starter Kit Fig1. Expansiones

proporciona una variedad de conectores de
2.3. Cabezales de accesorios de seis
expansión para
pines
Fácil flexibilidad de la interfaz a otros
Los cabezales de accesorios de 6 pines
componentes externos. El tablero incluye lo
proporcionan una fácil expansión de la interfaz de
siguiente
E / S utilizando los diversos Módulos de
periféricos Digilent. La ubicación de los 6 pines segmentos que se pueden encender o apagar
los encabezados. individualmente. Cada segmento tiene la forma
de una pequeña línea. Se podría comparar a
Encabezado J1 escribir números con cerillas o fósforos de
madera.
El encabezado J1, que se muestra en la Figura
15-8, es el conector de 6 clavijas más alto a lo
largo del borde derecho del tablero. Utiliza un
conector hembra de 6 patillas a 90. Cuatro pines
FPGA se conectan a la cabecera J1,FX2_IO <4:
1>. Estas cuatro señales también se comparten
con el conector Hirose FX2. El tablero suministra
3.3V a la placa de accesorios montada en el
zócalo J1 en el pin inferior.

Fig4. Display

III. MATERIALES

-Placa Spartan E3

-computador
Fig2.encabezado J1
-cable de alimentación

-cable de comunicación tipo USB

Encabezado J2
-display de 7 seg.
El encabezado J2, es el conector de 6 clavijas
más inferior a la derecha borde del tablero. Utiliza
un conector hembra de 6 patillas a 90 °. Cuatro IV. PROCEDIMIENTO
pines FPGA se conectan al J2 encabezado,
FX2_IO <8: 5>. Estas cuatro señales también se - Se realiza requiere saber si el Display es
comparten con el conector Hirose FX2. de ánodo común o cátodo común.

La placa suministra 3.3V a la placa accesoria

montada en el zócalo J2 en el pin inferior.

Fig5. Display ánodo común

- Se necesita configurar las entradas y

salidas que vamos a tener en el
Fig3.encabezado j2 programa.

2.4. Display

El visualizador de siete segmentos (llamado

también display por calco del inglés) es una
forma de representar caracteres en equipos
electrónicos. Está compuesto de siete
 0111 7
1000 8
1001 9
Tabla1.-Configuración binaria

VI. Conclusiones

(Montalvan Luis) Al configurar los puertos

Fig6. Asignación de variables
- Se realiza una condición para cada
estado que se encuentre el Dipswitch.
tenemos que tener en cuenta que el bit
menos significativo es de izquierda a
derecha para poder asignar el led que
necesitamos encender en el Display.
(Necpas Wilmer) Para realizar una conexión
en la cual necesitemos conectar un display,
necesitamos el uso de expansión de interfaz
los accesorios de 6 pines J1 Y J2.

(Arellano Esteban)Para el circuito es

necesario aginar las variables de la
programación con las variables de la Spartan
3E para que pueda cumplir las condiciones
deseadas

Fig7. Estos para el Dipswitch.
- Asignamos el tiempo que necesitamos
para poder visualizar estos cambios de
estado.
- Asignamos el puerto que encenderá el
Display como salida y los puertos de
entrada como los pulsadores.
VII. Recomendaciones
-Revisar las conexiones previas antes de
conectar el circuito para evitar accidentes
-Configurar las opciones del problema
correctamente antes de cargar el programa
Bibliografía
1]J.G.Zubía, Manual de VHDL: Síntesis
lógica para PLDs, Tercera ed,Universidad de
Deusto, 2005. 158-159.

Fig8. Display

V. Análisis de resultados

Al probar la programación con la Spartan 3E

tendremos que observar que las condiciones
asignadas en binario mediante la activación de
los switch (sw0,sw1,sw2,sw3) cumplan la
siguiente tabla

Binario Numero
0000 0
0001 1
0010 2
0011 3
0100 4
0101 5
0110 6
 \documentclass[conference]{IEEEtran}

\IEEEoverridecommandlockouts

% The preceding line is only needed to identify funding in the first footnote. If that is unneeded, please
comment it out.

\usepackage{cite}

\usepackage{amsmath,amssymb,amsfonts}

\usepackage{algorithmic}

\usepackage{graphicx}

\usepackage{textcomp}

\usepackage{xcolor}

\def\BibTeX{{\rm B\kern-.05em{\sc i\kern-.025em b}\kern-.08em

T\kern-.1667em\lower.7ex\hbox{E}\kern-.125emX}}

\begin{document}

\title{CONEXIÓN DE UN DISPLAY MEDIANTE LA PLACA SPARTAN 3E\\

{\footnotesize \textsuperscript{}UNIVERIDAD POLITECNICA SALESIANA }\\

{\footnotesize \textsuperscript{} Arellano García Esteban Alejandro}\\

{\footnotesize \textsuperscript{}earellanog@est.ups.edu.ec }\\

{\footnotesize \textsuperscript{}Necpas Lechoon Wilmer Ernesto}\\

{\footnotesize \textsuperscript{}jwnecpsl@est.ups.edu.ec }\\

{\footnotesize \textsuperscript{}Montalvan Tandazo Luis Aberto}\\

{\footnotesize \textsuperscript{}montalvant@est.ups.edu.ec }\\

\thanks{Identify applicable funding agency here. If none, delete this.}

\maketitle

Practica 4

\begin{abstract}

En el informe muestra la conexión necesaria para un display de ánodo común mediante la placa Spartan 3E,
que se encenderá don el uso de la programación en VHDL. Index Terms—display, ánodo, Spartan 3E, VHDL.
 \end{abstract}

\section{OBJETIVOS}

Mediante la placa a usar Spartan 3E realizar una conexión a un display de ánodo común.

Programar en lenguaje VHDL para el encendido del display.

Realizar la conexión a la placa con la ayuda del manual para usar los diversos puertos para esta conexión.

\section{MARCO TEORICO}

\subsection*{Spartan 3E}

El tablero Spartan-3E Starter Kit demuestra las capacidades básicas de MicroBlaze

Procesador incorporado y el kit de desarrollo integrado Xilinx (EDK). Para más

El desarrollo avanzado considera los tableros capaces ofrecidos por los socios de Xilinx.

\subsection*{CONECTORES DE EXPANSIÓN}

La placa Spartan®-3E FPGA Starter Kit proporciona una variedad de conectores de expansión para

Fácil flexibilidad de la interfaz a otros componentes externos. El tablero incluye lo siguiente.\\

• Un conector de borde de 100 pines Hirose con 43 pines de E / S de usuario FPGA asociados, incluidos

hasta 15 pares de E / S LVDS diferenciales y dos pares de solo entrada.\\

• Tres conexiones de Módulo Periférico de 6 pines.\\

• Almohadillas de aterrizaje para una sonda sin conector Agilent o Tektronix.\\

\begin{figure}[hbtp]

\centering

\includegraphics[width=8cm]{../../../../../Pictures/LATEX/Captura.PNG}

\caption{conexiones externas}

\end{figure}

\subsection*{ Cabezales de accesorios de seis pines}

\subsection*{HEADER J1}

El encabezado J1, que se muestra en la Figura 2, es el conector de 6 clavijas más alto a lo largo del borde
derecho del tablero.Utiliza un conector hembra de 6 patillas a 90.Cuatro pines FPGA se conectan en la
cabecera J1.Estas cuatro señales también se comparten con el conector Hirose FX2. El tablero suministra
3.3V a la placa de accesorios montada en el zócalo J1 en el pin inferior.

\begin{figure}[hbtp]

\centering

\includegraphics[width=7cm]{../../../../../Pictures/LATEX/Captura1.PNG}

\caption{Header J1 conexión}

\end{figure}\\

\subsection*{HEADER J2}
 El encabezado J2, que se muestra en la Figura 2, es el conector de 6 clavijas más inferior a la derecha

borde del tablero. Utiliza un conector hembra de 6 patillas a 90 °. Cuatro pines FPGA se conectan al J2

encabezado.

\subsection{DISPLAY DE 7 SEGMENTOS}

El display 7 Segmentos es un dispositivo opto-electrónico que permite visualizar números del 0 al 9. Existen
dos tipos de display, de cátodo común y de ánodo común. Este tipo de elemento de salida digital o
display, se utilizaba en los primeros dispositivos electrónicos de la década de los 70’s y 80’s. Hoy en día es
muy utilizado en proyectos educativos o en sistemas vintage. También debido a su facilidad de uso,
mantenimiento y costo, son utilizados en relojes gigantes o incluso como marcadores en algunos tipos de
canchas deportivas.

\section{ MATERIALES }

-Placa Spartan E3

-computador

-cable de alimentación

-cable de comunicación tipo USB

-display de 7 seg.

\section{ PROCEDIMIENTO }

- Se realiza requiere saber si el Display es de ánodo común o cátodo común.

- Se necesita configurar las entradas y salidas que vamos a tener en el programa.
- Se realiza una condición para cada estado que se encuentre el Dipswitch.
- Asignamos el tiempo que necesitamos para poder visualizar estos cambios de estado.
- Asignamos el puerto que encenderá el Display como salida y los puertos de entrada como los
pulsadores.

\section{ ANALISIS Y RESULTADOS }

Al probar la programación con la Spartan 3E tendremos que observar que las condiciones asignadas en
binario mediante la activación de los switch (sw0,sw1,sw2,sw3) cumplan la siguiente tabla

section{ CONCLUSIONES }

(Montalvan Luis) Al configurar los puertos tenemos que tener en cuenta que el bit menos significativo es
de izquierda a derecha para poder asignar el led que necesitamos encender en el Display.

(Necpas Wilmer) Para realizar una conexión en la cual necesitemos conectar un display, necesitamos el
uso de expansión de interfaz los accesorios de 6 pines J1 Y J2.

(Arellano Esteban)Para el circuito es necesario aginar las variables de la programación con las variables
de la Spartan 3E para que pueda cumplir las condiciones desea

\section{ RECOMENDACIONES }.

-Revisar las conexiones previas antes de conectar el circuito para evitar accidentes

-Configurar las opciones del problema correctamente antes de cargar el programa

\begin{thebibliography}{00}

[1]J.G.Zubía, Manual de VHDL: Síntesis lógica para PLDs, Tercera ed,Universidad de Deusto, 2005. 158-159.