Logica Estatica1 PDF

LÓGICA ESTÁTICA
BLOQUES BÁSICOS
1. Introducción: Definiciones y propiedades
2. Caracterización estática, dinámica y layout de
inversores estáticos:
CMOS
Pseudo-NMOS
3. Puertas lógicas complejas: NAND, NOR, etc.
Bibliografía básica:
J.M. Rabaey: “Digital Integrated Circuits. A design perspective”.
Prentice Hall Int., 1996.
R.L.Geiger, P.E.Allen, N.R.Strader: “VLSI Design Techniques for Analog and
Digital Circuits”. McGraw-Hill 1990.
N.H.E.Weste, K.Eshraghian: “Principles of CMOS VLSI Design. A System
Perspective”. Addison Wesley 1994.
D.A.Hodges, H.G.Jackson: “Analisis and Design of Digital Integrated
© Dpto Electrónica Y Electromagnetismo
Universidad de Sevilla
Circuits”.
Diseño McGraw-Hill
de Circuitos Integrados (DCI)
Introducción
!!!El inversor es el núcleo de todo diseño digital !!!
Sumadores
JJ QQ Multiplicadores
KK Q’
Q’
registros
Elementos de
memoria
inversores
MICRO-
Puertas lógicas
complejas PROCESADORES

Diseño de Circuitos Integrados (DCI)
Introducción
Es necesario comprender la operación y
propiedades de los inversores:
9 Robustez: Comportamiento estático
9 Rapidez: Comportamiento dinámico
9 Requerimientos: Consumo de potencia y área

Introducción
Características fundamentales de los circuitos digitales
El soporte de información son señales binarias que no toman un conjunto continuo

de valores más que en situaciones transitorias.
1
0 0 1
Amplitud
Cuantización de señales dentro de un rango apropiado.
Los valores de señal deben ser regenerados a la salida, pues los valores de “1” y “0”
lógicos a la entrada y la salida pueden ser distintos.
Puntos críticos de la
característica de
Vo inversor dVo
transferencia Entrada/salida
= –1
Vo(1) d Vi
1 1
VOH
VIH VOH
VM
VIL VOL
0 0 VOL
Vo(0) VI L VI H
Vi

Introducción
Características fundamentales de los circuitos digitales
Los circuitos deben ser unidireccionales (las alteraciones de los valores de salida no
deben afectas a los valores de entrada).
La salida del circuito debe poder conectarse a la entrada de más de un circuito
similar.(Fan-Out: Número máximo de circuitos a los que poder conectarse sin
perturbar su funcionamiento).
Ruido y Márgenes de Ruido:
El ruido en circuitos digitales significa variaciones transitorias de las tensiones o
intensidades.
Las causas son muy diversas: variaciones de la temperatura y fuentes de alimentación, radiaciones,
efectos de carga, etc.
Los Márgenes de Ruido son una medida del ruido tolerado por el circuito
VO VI
VO(1)
En general:
NMH = V O( 1 ) – V IH NMH
NMH y NML son distintos
VIH
VIL
NM L = VIL – V O (0 ) NML
VO(0) © Dpto Electrónica Y Electromagnetismo

Introducción
propiedad regenerativa
out out
v3
f(v) finv (v)
v1 v1
finv(v) v3 f(v)
v2 v0 in v0 v2 in
Regenerativa No-Regenerativa

Introducción
propiedad regenerativa
…
v0 v1 v2 v3 v4 v5 v6
CADENA DE INVERSORES
v0
V (Volt)
3 SIMULACIÓN DE UNA
CADENA DE INVERSORES
1 v1
v2
–1 2
0 4 6 8 10
t (nsec)

Introducción
Definición de retrasos
Vin
Retrasos de
propagación
50%
tpHL tpLH
Vout
90%
50%
10% t
tf tr
Tiempo de Tiempo de
bajada subida
Introducción
Medida de retrasos: Oscilador tipo anillo
v v v v v v
0 1 2 3 4 5
v v v
0 1 5
T = 2 × tp × N
Introducción
Disipación de potencia
i(t)
Potencia instantánea:
p(t) = v(t) x i(t) = Vsupply x i(t)
Vsupply
Circuito
Potencia de pico:
Ppico = Vsupply x ipico
Potencia Media:
1 t +T Vsupply t +T
Pave = ∫ p (t )dt = ∫ isupply (t )dt
T t T t

Introducción
Energía y Energía-Retraso
Producto Potencia-Retraso (PDP) =
E = Energía por Operación = Pav × tp
Producto Energía-retraso (EDP) = E × tp

(calidad de la puerta) = E x tp

Introducción
9La comprensión de los aspectos
importantes que determinan el
comportamiento de un circuito digital
es CRUCIAL !!
– Coste, Ruido, velocidad, disipación de

potencia y energía

Introducción
El transistor como conmutador
⎧'1' = High ⎧ PMOS → VG ='0'
VG = ⎨ ON = ⎨
⎩'0' = Low ⎩ NMOS → VG ='1'
VG
Req
N1 N2
N1 N2
⎧ PMOS → VG ='1'
OFF = ⎨
⎩ NMOS → VG ='0'
VG = 1/0
N1 N2 N1 N2

Ejemplos de inversores
Vdd Vdd Vdd
VGG
RL
VO VO Vo
Vi Vi Vi
NMOS NMOS NMOS

carga resistiva carga saturada carga no-saturada
Vdd Vdd
Vo Vi Vo
Vi
Pseudo-NMOS CMOS

El inversor NMOS con carga
resistiva VO
R1 > R2
Vdd Vdd – VO
ID ID = ----------------------- Vo (1) =Vdd
VM
RL Vi=Vo
ID VOH
RL
ID = f ( Vi , VO )
VO VOL R1 R2
+
Vi VDS Vo (0)
+ Vi
V G S- - VIL VI H
VO
β
Si el transistor se encuentra I DS ( SAT ) = (Vi − VT )2 = VDD − VO = I RL
en zona de saturación 2 RL
⎡ 1 ⎤ V −V
Si el transistor se encuentra I DS (OHM ) = β ⎢(Vi − VT )VO − VO2 ⎥ = DD O = I RL
en zona óhmica ⎣ 2 ⎦ RL
I DS = I RL © Dpto Electrónica Y Electromagnetismo

resistiva: VTC (puntos críticos)
Vdd Vo(0), Vo(1), VOH, VOL, VIH, VIL, VM
VGS= Vi
ID
RL Calculo de Vo(1)
VDS= Vo
+
VO Se supone que Vi= Vo(0) < VT
Vi VDS
+ El transistor está en corte (ID=0)
V G S- -
Por tanto: Vo(1)= VDD
Calculo de Vo(0)
Se supone que Vi= Vo(1) = VDD. Además, Vo(0) debe ser un valor pequeño
El transistor se supone está en zona óhmica.
La ecuación resultante: ⎛ 1 ⎞
VO2 (0) − 2⎜⎜ + VDD − VT ⎟⎟VO (0) + 2 DD = 0
V
Preferibles valores
⎝ βRL ⎠ βRL
altos de RL Para VO (0 ) p 0.5V , resulta :
VO (0) ≈
VDD
1 + βRL (VDD − VT ) © Dpto Electrónica Y Electromagnetismo
ID
RL Calculo de VIL, VOH dVo/dVi=-1
+
VO Para Vi=VIL, se tiene Vo(Vi=VIL) está cerca de Vo(1)= VDD
Vi VDS
+ Es de suponer que el transistor se encuentra en saturación.
V G S- -
Forzando la condición dVo/dVi= -1
= − βRL (VIL − VT ) = −1 ⇒ VIL = VT +

dVO 1
dVi βRL
Por otro lado :
1
I DS ( SAT ) = I RL ⇒ VOH = VDD −
2 β RL

ID
RL Calculo de VIH, VOL dVo/dVi=-1
+
VO Para Vi=VIH, se tiene Vo(Vi=VIH) está cerca de Vo(0)<<
Vi VDS
+ Es de suponer que el transistor se encuentra en óhmica.
V G S- -
Forzando la condición dVo/dVi= -1
dVO ∂I D dVo 1 V − VT
= = βRLVo = −1 ⇒ VOL = IH
dVi ∂Vi dI D βRL (Vi − VT − VO ) 2
Por otro lado :
⎡ 1 2⎤ 1
I DS (OHM ) = I RL ⇒ β ⎢(VIH − VT )VOL − VOL ⎥ = (VDD − VOL )
⎣ 2 ⎦ RL
En consecuencia, los valores de VIH y VOL

salen de la resolución del sistema de ecuaciones

ID
RL Calculo de VM Vo= Vi
+
VO Suponiendo que el transistor está saturado:
Vi VDS
+
V G S-
I DS ( SAT ) = I RL ⇒ β (VM − VT ) = (VDD − VM )
-
2 1
RL
Cuya solución nos reporta el valor de
la tensión umbral de conmutación VM

Vdd
ID El transistor va de corte -> saturación (Vi=VT) -> óhmica (Vi=Vo+VT)

RL
Se necesitan valores altos de RL para
VO
+ obtener buenos márgenes de ruido.
Vi VDS
+
V G S- - Por ello no son apropiados para integrar.
OFF SAT OHM

VO
VM
Vo (1) =Vdd Vi=Vo+VT
Vi=Vo
VOH
VOL R1 R2
Vo (0) Vi
VIL VI H

Análisis dinámico
consideraciones
Los tiempos de respuesta (análisis dinámico) determinan la
velocidad más alta a la que puede trabajar un circuito
correctamente.
La característica dinámica de un circuito digital está definida por:

» Tiempos de transición entre estados: tHL, tLH.
» Tiempos de propagación (retrasos): tpHL, tpLH.
Para estimar dichos tiempos hay que tener en cuenta:

» El modelo dinámico de cada dispositivo.
» Los elementos parásitos.
» Los elementos de carga.

Análisis dinámico
consideraciones
I
CT
Suponemos toda
la carga concentrada
en una única capacidad CT
dVo V0 ( t ) dVo
I = CT ⇒ t − t0 = ∫ CT
dt V0 ( t 0 ) I
Cálculo de tiempos de propagación, subida y bajada

Capacidades parásitas
CGD CBD capacidades
D
de unión
capacidades de
solapamiento B
G
CGS CBS
CGB S
Todas las capacidades parásitas son funciones no-lineales

que dependen de las tensiones en los terminales

Modelo dinámico Aproximado
Inversor con carga resistiva
VDD
DISPOSITIVOS
DE CARGA
CT
Inversor
bajo Suponemos toda
RL la carga concentrada
estudio
Cw: Cap. de cableado. (lumped model)
Vo CL: Cap. De carga
CGDn CBDn
Cw CL Capacidades no-lineales
Vi
CGSn CBSn DIFÍCIL MANIPULACIÓN
Cap.
solapamiento Cap. unión
CGBn

Modelo dinámico Aproximado
VDD
Se eliminan: CT
¾Las que estén conectadas entre fuentes

de tensión (incluyendo la entrada). Suponemos toda
RL ¾Las que no están conectadas a la salida. la carga concentrada
Vo
CGDn CBDn
Cw CL
Efecto Miller
Vi
CGSn CBSn
CT = 2CGD + C BD + Cw + C L
CGBn

Tiempos de Propagación
VDD
Suponemos transiciones ideales en la entrada
Vo(1)
Vi
RL Vo(0)
Vo
Vo(1)
Vo 50%
Vo(0)
CT
Vi tpHL tpLH

VDD
tpLH
La entrada cambia de “1” a “0”:
La salida evoluciona de “0” a “1”
VDD − VO
V0 ( t = t pLH ) dVo IR =
IR RL
t pLH = CT ∫ RL
V0 ( t = 0 ) I I D = 0 (Transistor en CORTE)
IC
Vo I = IR − ID VO (t = 0) = VO ("0" )
VO ("0" ) + VO ("1")
d
CT VO (t = t pLH ) =
ID 2
Vi
VO ("1" ) = VDD
VDD − Vo ("0" )
t pLH = RL CT ln = RL CT ln 2
⎡Vo ("0" ) + Vo ("1" ) ⎤
VDD − ⎢ ⎥⎦
⎣ 2
VDD
tpHL
La entrada cambia de “0” a “1”:
La salida evoluciona de “1” a “0”
V ( t =t ) dV
VO (t = 0) = VO ("1" ) = VDD
t pLH = CT ∫
VO ("0" ) + VO ("1")
0 pLH
o
IR V0 ( t = 0 ) I
RL VO (t = t pHL ) =
VDD − VO 2
I = IR − ID; IR =
IC RL
Vo
⎧ β
⎪⎪ (VDD − VT ) 2 VO 〉VDD − VTd (SAT)
ID = ⎨ 2
ID CT ⎡ 1 ⎤
⎪β ⎢(VDD − VT )VO − VO2 ⎥ VO 〈VDD − VT (OHM)
Vi ⎪⎩ ⎣ 2 ⎦
VO ("1" )+VO ("0" ) VO ("1" )+VO ("0" )

dVO ⎧ VO =(VDD −VT ) dVO dVO ⎫
t pHL = C
T ∫
VO ("1" )
2
I
= CT ⎨∫
⎩
VO ("1" ) I ( SAT )
+∫ 2
VO = (VDD −VT ) I (OHM )
⎬
⎭

VDD
tpHL Aproximación: Modelar el transistor mediante
una fuente de corriente constante.
V0 ( t =t pLH ) dVo V0 ( t =t pLH ) dVo
t pHL = CT ∫ = CT ∫
V0 ( t = 0 ) I V0 ( t = 0 ) I R − I D (cte )
IR RL V0 ( t =t pLH ) dVo
t pHL = RL CT ∫
V0 ( t = 0 ) VDD − VO − RL I D (cte )
IC
Vo
⎧⎪ V − V (t = 0) − RL I dD (cte ) ⎫⎪
t pHL = RL CT ⎨ln DD 0 ⎬
CT ⎪⎩ VDD − V0 (t = t pLH ) − RL I D (cte ) ⎪⎭
⎧ ⎫
ID=cte ⎪ RL I D (cte ) ⎪
t pHL = RL CT ⎨ln ⎬
⎪ RL I D (cte ) − [VDD − V0 ("0" )]⎪
1
⎩ 2 ⎭

VDD
tpHL Aproximación: Modelar el transistor mediante
una fuente de corriente constante.
Caso 1: Equivalente a la del transistor en saturación (t=0)
β
IR RL I D (cte ) = I D (t = 0 ) = (VDD − VT ) 2
2
IC Caso 2: Equivalente a la media de la corriente:

Vo
I D (t = 0 ) + I D (t = t pHL )d
I D (cte ) =
CT 2
ID=cte β
I D (t = 0) = (VDD − VT ) 2 Tr. SAT
2
I D (t = t pHL ) = β ⎢(VDD − VT )VO (t = t pHL ) − VO2 (t = t pHL )⎥
⎡ 1 ⎤
Tr. OHM
⎣ 2 ⎦

Resumen
VDD
VO ("1") = VDD
RL
VO ("0")α
1
βRL
Características
Vo
contrapuestas
CT t pαRL CT
Vi
power ("0") ≠ 0

El inversor CMOS
VDD Transistores sin efecto substrato

(B=S)
PMOS
Vin Vo
Capacidad de carga
(modela el conexionado a otros elementos)
NMOS CL

Inversor CMOS: Layout
VDD
PMOS
2λ
Out
In
Metal1
Polysilicon
NMOS
GND

Inversor CMOS:
Característica de transferencia (VTC)
Aprox. de 1er orden
VDD VDD
Rp
Vout Vo(0) = 0
Vin = 0
Vout Vo(1) = VDD
Vin = 1
VM = f(Rn, Rp)
Rn
Vout(Vin= VDD) = 0 Vout(Vin= 0) = VDD

Inversor CMOS:
VSGp = VDD − Vin

VDD
VSDp = VDD − Vo
VSGp + +
-
VSDp ISDp ⎧CORTE → Vin ≥ VDD − Vtp
⎪⎪
- PMOS ⇔ ⎨OHM → VDD - Vtp ≥ Vin ≤ Vo - Vtp
Vin Vo ⎪
⎪⎩SAT → VDD - Vtp ≥ Vin ≥ Vo − Vtp
+
VDSn IDSn
+
VGSn - -
VGSn = Vin
VDSn = Vo
⎧CORTE → Vin ≤ Vtn

⎪
NMOS ⇔ ⎨OHM → Vtn ≤ Vin ≥ Vo + Vtn
ISDp = IDSn ⎪SAT →
⎩ ≤ Vin ≤ YVElectromagnetismo
Vtn Electrónica
© Dpto o + Vtn
Inversor CMOS:
OHMICA
Vo VDD − Vtp ≥ Vin ≤ Vo − Vtp
tp
|
|V
VDD
o-
V
n=
OHM Vi
CORTE
CORTE
Vin ≥ VDD − Vtp
SAT
|Vtp|
Vin
VDD- |Vtp | VDD
SATURACIÓN
VDD − Electrónica
© Dpto Vtp ≥ VYinElectromagnetismo
≥ Vo − Vtp
Inversor CMOS:
CORTE
Vo Vin 〈Vtn
VDD
tn
V
o+
V
n=
SAT
Vi
OHMICA
CORTE
Vtn ≤ Vin ≥ Vo + Vtn
OHM
|Vtp|
Vin
Vtn VDD SATURACIÓN
Vtn ≤ Vin ≤ Vo + Vtn

Inversor CMOS:
NSAT
POFF
tp
|
VDD
|V
Vo
o-
V
tn
n=
V
o+
Vi
V
NSAT
n=
NOFF
Vi
POHM
POHM NSAT
Vin Vo
PSAT NOHM
POFF
NOHM
|Vtp| NOFF
PSAT
PSAT
Vin
Vtn VDD- |Vtp | VDD

VDD
Inversor CMOS: VTC
Vin Vo
⎧ NMOS → OFF
0 ≤ Vin ≤ Vtn → ⎨
⎩ PMOS → OHM
tp
|
|V
Vo
tn
o-
V
V
o+
n=
V
VDD
Vi
n=
Vi
I DSn ≈ 0
NOFF
POHM (
⎡
) 1 ⎤
I SDp ≈ β p ⎢ VDD − Vin − Vtp (VDD − Vo ) − (VDD − Vo )2 ⎥
⎣ 2 ⎦
I DSn = I SDp
|Vtp|
Vtn VDD- |Vtp | VDD

Vin Vo = VDD
VDD
Inversor CMOS: VTC
Vo
Vin ⎧ NMOS → SAT
Vtn ≤ Vin ≤ Vo − Vtp → ⎨
⎩ PMOS → OHM
tp
|
o-
|V
Vo
tn
n=
V
o+
Vi
V
VDD β
I DSn ≈ n (Vin − Vtn )2
n=
Vi
NSAT 2
POHM (⎡
) 1 ⎤
I SDp ≈ β p ⎢ VDD − Vin − Vtp (VDD − Vo ) − (VDD − Vo )2 ⎥
⎣ 2 ⎦
I DSn = I SDp
|Vtp|
2 2
Vin f (Vo ,Vin ) = 0
Vtn VDD- |Vtp | VDD
Inversor CMOS: VTC
VDD
⎧ NMOS → SAT
Vo Vo − Vtp ≤ Vin ≤ Vo + Vtn → ⎨
Vin ⎩ PMOS → SAT
tp
|
o-
|V
Vo
tn
n=
V
o+
Vi
β
I DSn ≈ n (Vin − Vtn )2 (1 + λnVo )
V
VDD
n=
2
Vi
βp
I SDp ≈
2
(VDD − Vin − Vtp )2 [1 + λ p (VDD − Vo )]
NSAT
PSAT I DSn = I SDp
|Vtp|
f (Vo ,Vin2 ) = 0
Vin
Vtn VDD- |Vtp | VDD
VDD
Inversor CMOS: VTC
⎧ NMOS → OHM
Vo Vo + Vtn ≤ Vin ≤ VDD − Vtp → ⎨
Vin ⎩ PMOS → SAT
tp
|
o-
|V
Vo
tn
n=
V
o+
⎡ 1 ⎤
Vi
I DSn ≈ β n ⎢(Vin − Vtn )Vo − Vo2 ⎥
V
VDD ⎣ 2 ⎦
n=
Vi
βp
I SDp ≈
2
(VDD − Vin − Vtp )2
I DSn = I SDp
NOHM
|Vtp|
PSAT f (Vo2 ,Vin2 ) = 0
Vin
Vtn VDD- |Vtp | VDD
VDD
Inversor CMOS: VTC
⎧ NMOS → OHM
Vo VDD − Vtp ≤ Vin ≤ VDD → ⎨
Vin ⎩ PMOS → OFF
tp
|
o-
|V
Vo
tn
n=
V
o+
Vi
⎡ 1 ⎤
V
VDD I DSn ≈ β n ⎢(Vin − Vtn )Vo − Vo2 ⎥
n=
⎣ 2 ⎦
Vi
I SDp ≈ 0
I DSn = I SDp
NOHM
POFF
|Vtp| Vo = 0
Vin
Vtn VDD- |Vtp | VDD
Inversor CMOS: VTC
VDD
⎧ I SDp = I DSn
⎧ N SAT ⎫ ⎪⎪⎡ d I SDp d ( I
( )
VIL → ⎨ ⎬ → ⎨⎢ = DSn )⎤
dVin ⎥⎦ dVo = −1
Vin Vo ⎩ POHM ⎭ ⎪⎣ dVin
⎪⎩ dVin
o
V
n=
Vo
Vi
⎧ I SDp = I DSn
-1
VO(1)= VDD ⎧ NOHM ⎫ ⎪⎪⎡ d I SDp d (I
( )
VIH → ⎨ ⎬ → ⎨⎢ = DSn )⎤
dVin ⎥⎦ dVo = −1
(VIL, VOH)
⎩ PSAT ⎭ ⎪⎣ dVin
⎪⎩ dVin
VM
⎧ N SAT ⎫ ⎧ I SDp = I DSn

VM → ⎨ ⎬→⎨
⎩ SAT ⎭ ⎩Vo = Vin = VM
P
|Vtp| (VIH, VOL)
-1
VO(0) Vin
Vtn VIL VIH V - |V | V
DD tp DD
Inversor CMOS: VTC
⎧ NMH ↑
VDD ↑⇒ ⎨
⎩ NML ↑
VDD − Vtp + Vtn
βn
βp V
VM ≈
βn
VM = DD
1+ Vtn = Vtp 2
βp
βn = β p
βn = β p 3VDD − 3Vtp + 5Vtn
VIL VIL ≈
Vo 8
βn = β p 5VDD − 5 Vtp + 3Vtn
VIH VIH ≈
⎛ βn ⎞ 8
⎜ β ⎟↑
⎝ p⎠
VDD/2
⎛ βn ⎞
Vtn = Vtp
⎜ β ⎟↓
⎝ p⎠ βn = β p
Característica
Simétrica
VDD/2 Vin NMH=NML
Inversor CMOS. Corriente
Vo
⎛ βn ⎞
La representación ⎜ β ⎟↑
ID/Vin muestra un pico ⎝ p⎠
VDD/2
de corriente en Vin=VM
⎛ βn ⎞
⎜ β ⎟↓
⎝ p⎠
Vin
VDD/2
ID
Imax
Vin
Diseño de Circuitos Integrados (DCI) VM Universidad de Sevilla
Análisis
dinámico

Modelo dinámico de inversor
CMOS
CGBp
CL: Cap. de interconexión.
CGDp CBDp CW: Capacidad de cableado
CGSp CBSp
CGDn CBDn
CL+CW Capacidades no-lineales
CGSn CBSn DIFÍCIL MANIPULACIÓN
Cap.
solapamiento Cap. unión
CGBn

Modelo dinámico aproximado
CGBp CT
CGDp CBDp
Suponemos toda la carga
concentrada en una única
capacidad CT
CGSp CBSp
Se eliminan:
¾Las que estén conectadas entre fuentes
CGDn CBDn de tensión (incluyendo la entrada)
CL+CW ¾Las que no están conectadas a la salida
CGSn CBSn CT ≈ CW + C L + Cint
CGBn Cint ≈ 2CGDn + 2CGDp + C BDn + C BDp

Modelo dinámico aproximado
Transición: Low-High
Asumir:
IP
Entrada Vin cambia abruptamente
Salida Vo inicialmente en VOL=0V. Vo
NOFF CT


Logica Estatica1 PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Logica Estatica1 PDF

Cargado por

Copyright:

Formatos disponibles

LÓGICA ESTÁTICA

© Dpto Electrónica Y Electromagnetismo

9 Robustez: Comportamiento estático

9 Rapidez: Comportamiento dinámico

9 Requerimientos: Consumo de potencia y área

© Dpto Electrónica Y Electromagnetismo

 El soporte de información son señales binarias que no toman un conjunto continuo

© Dpto Electrónica Y Electromagnetismo

VO(0) © Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

Producto Energía-retraso (EDP) = E × tp

© Dpto Electrónica Y Electromagnetismo

– Coste, Ruido, velocidad, disipación de

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

NMOS NMOS NMOS

© Dpto Electrónica Y Electromagnetismo

I DS = I RL © Dpto Electrónica Y Electromagnetismo

= − βRL (VIL − VT ) = −1 ⇒ VIL = VT +

© Dpto Electrónica Y Electromagnetismo

En consecuencia, los valores de VIH y VOL

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

ID  El transistor va de corte -> saturación (Vi=VT) -> óhmica (Vi=Vo+VT)

OFF SAT OHM

© Dpto Electrónica Y Electromagnetismo

 La característica dinámica de un circuito digital está definida por:

 Para estimar dichos tiempos hay que tener en cuenta:

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

Todas las capacidades parásitas son funciones no-lineales

© Dpto Electrónica Y Electromagnetismo

CGSn CBSn DIFÍCIL MANIPULACIÓN

© Dpto Electrónica Y Electromagnetismo

¾Las que estén conectadas entre fuentes

© Dpto Electrónica Y Electromagnetismo

Suponemos transiciones ideales en la entrada

© Dpto Electrónica Y Electromagnetismo

VO ("1" )+VO ("0" ) VO ("1" )+VO ("0" )

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

IC Caso 2: Equivalente a la media de la corriente:

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

VDD Transistores sin efecto substrato

© Dpto Electrónica Y Electromagnetismo

© Dpto Electrónica Y Electromagnetismo

Vout(Vin= VDD) = 0 Vout(Vin= 0) = VDD

VSGp = VDD − Vin

⎧CORTE → Vin ≤ Vtn

Vo VDD − Vtp ≥ Vin ≤ Vo − Vtp

Vtn ≤ Vin ≥ Vo + Vtn

Vtn ≤ Vin ≤ Vo + Vtn

© Dpto Electrónica Y Electromagnetismo

Vtn VDD- |Vtp | VDD

⎧ N SAT ⎫ ⎧ I SDp = I DSn

© Dpto Electrónica Y Electromagnetismo

CGSn CBSn DIFÍCIL MANIPULACIÓN

© Dpto Electrónica Y Electromagnetismo

CGSn CBSn CT ≈ CW + C L + Cint

CGBn Cint ≈ 2CGDn + 2CGDp + C BDn + C BDp

El soporte de información son señales binarias que no toman un conjunto continuo

ID El transistor va de corte -> saturación (Vi=VT) -> óhmica (Vi=Vo+VT)

La característica dinámica de un circuito digital está definida por:

Para estimar dichos tiempos hay que tener en cuenta: