Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Licens
Licens
SISTEMAS SECUENCIALES
Ejercicio 1 *
Diseñar un circuito secuencial que produzca una salida 1(uno) cuando a su entrada lleguen dos 1
(unos) consecutivos, finaliza cuando llega un 0 (cero). Realizar el diagrama de estados, la tabla de
verdad con Flip-Flop JK e implementar.
Ejercicio 2
Diseñar un circuito secuencial que produzca una salida uno cuando a su entrada lleguen cuatro
ceros consecutivos, luego de alcanzado ese estado el circuito debe permanecer en él hasta que
llegue un uno. Realizar el diagrama de estado, la tabla de verdad con Flip-Flop SR e implementar.
Ejercicio 3 *
Diseñar un circuito secuencial que detecte la secuencia 0,1,2 (BDC Natural), produciendo una
salida uno la que se apagará cuando a su entrada llegue un 3. Realizar el diagrama de estado, la
tabla de verdad con Flip-Flop D e implementar.
Ejercicio 4:
Diseñar un circuito secuencial que produzca una salida uno cuando a su entrada llegue la
secuencia 5,4,2 (BDC Natural), luego de alcanzado ese estado el circuito debe permanecer en él
hasta que llegue la secuencia 5,2 (BDC Natural). Realizar el diagrama de estado, la tabla de
verdad con Flip-Flop D e implementar
Ejercicio 5
Diseñar un circuito secuencial que detecte la secuencia 7,3,5 (BDC Natural), produciendo una
salida uno la que se apagará cuando a su entrada llegue un 8 (BDC Natural). Realizar el diagrama
de estado, la tabla de verdad con Flip-Flop D e implementar.
Ejercicio 6
Diseñar un circuito secuencial que produzca una salida uno cuando a su entrada lleguen tres unos
consecutivos, luego de alcanzado ese estado el circuito debe permanecer en él hasta que llegue
dos ceros seguidos. Realizar el diagrama de estado, la tabla de verdad con Flip-Flop JK e
implementar.
Ejercicio 7
Diseñar un circuito secuencial que produzca una salida uno cuando a su entrada llegue la
secuencia 1,0,1, luego de alcanzado ese estado el circuito debe permanecer en él hasta que
lleguen dos ceros consecutivos. Realizar el diagrama de estado, la tabla de verdad con Flip-Flop
SR e implementar.
45
U. T.N. Arquitectura de Computadores Unidad 2
Ejercicio 8
Construir un circuito secuencial que acepte la cadena 1,1,1,1 y de una salida 1, en caso contrario
volver al estado inicial. Realizar el diagrama de estado, la tabla de verdad con Flip-Flop JK e
implementar.
SOLUCIONES
Ejercicio 1
Diagrama de estados:
0
S=0
E0 1
00 A B E
E1 0 0 E0
0 01 S=0
0 1 E1
1 0 E2
0 1 1 E3
1
E2
10 S=1
46
U. T.N. Arquitectura de Computadores Unidad 2
Mapas de Karnaugh
XA XA
B 00 01 11 10 B 00 01 11 10
0 X X 0 1
1 X X 1 1 X X X X
__
JA = X B JB = X A
XA XA
B 00 01 11 10 B 00 01 11 10
0 X 1 X 0 X X X X
1 X X X X 1 1 X X 1
__
KB = 1
KA = X
XA
B 00 01 11 10
0 1 1
1 X X
S=A
47
U. T.N. Arquitectura de Computadores Unidad 2
Implementación:
X
S
A B
FF1 FF0
GRB GRB
J Q J Q
FFB
FFA
1
K CLR Q K CLR Q
RELOJ
Ejercicio 3
Diagrama de Estados:
≠0 0
0
E0 E1 Q0 Q1 E
00 01 0 0 E0
≠0 ≠1 0 1 E1
1 1 0 E2
1 1 E3
0
D0 D1
≠2 ≠0
3 E2
10
2
E3
11
≠3
D0 = E2 + E3 D1 = E1 + E3 S = E3
= 1E1 + 2E2 + ≠3E3 = 0E0 + 0E1 + 0E2 + 2E2 + ≠3E3
= 0 (E0 + E1 + E2) + 2E2 + ≠3E3
Implementación:
48
U. T.N. Arquitectura de Computadores Unidad 2
FF1 S
GRB
D1 Q1 Descodificador
Decodificador
0
1
2 CLR Q1 E0
S1 D1
3 E1
4 E2
5 S2 D4
6 FF0 E3
7 D0
GRB
Q HAB.
8 0
9
CLR Q0
RELOJ
CONTADORES SÍNCRONOS
Ejercicio 1 *
Ejercicio 2 *
Ejercicio 3
Ejercicio 4
Ejercicio 5
SOLUCIONES
49
U. T.N. Arquitectura de Computadores Unidad 2
Ejercicio 1
Cuenta: 0–1–2–3–4
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X 0 X X X 1
1 1 X X 1 X X X X
JA = B C KA = 1
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X 0 X X X
1 1 X X X 1 X 1 X X
JB = C KB = C
AB AB
C 00 01 11 10 50
C 00 01 11 10
0 1 1 X X X X X
U. T.N. Arquitectura de Computadores Unidad 2
C B A
FF2 FF1 FF0
1
1
KACLR QA KB CLR QB KCCLR QC
A
RELOJ
Ejercicio 2
Cuenta: 4 – 3 – 2 – 1 – 0
51
U. T.N. Arquitectura de Computadores Unidad 2
AB AB
C 00 01 11 10 C 00 01 11 10
0 1 X 0 X X 1
1 X X 1 X X X X
_ _ _ RA = A
SA = A B C
AB AB
C 00 01 11 10 C 00 01 11 10
0 X 1 0 X 1 X
1 1 X X X
X X X
_
RB = B C
SB= A
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X
0 1 X 1
1 X X 1 1 1 X X
_
SC = A + B C RC = C
52
U. T.N. Arquitectura de Computadores Unidad 2
A B C
FF2 FF1 FF0
1
KACLR QA KBCLR QB KCCLR QC
RELOJ
Ejercicio 1 *
Construir un Contador síncrono Módulo 8 que cuente según la secuencia:
0-1–3–5–7–2–4–6
Ejercicio 2
1–3–0-2
Módulo incompleto
Ejercicio 3 *
53
U. T.N. Arquitectura de Computadores Unidad 2
Ejercicio 4
Ejercicio 5
C B A
FF2 FF1 FF0
1
KC CLR Q KB CLR Q KA CLR Q
RELOJ
__ __
JC=1 JB= A + C JA= B
KC=1 KB=A + C KA=B
54
U. T.N. Arquitectura de Computadores Unidad 2
Ejercicio 6
C B A
FF2 FF1 FF0
RELOJ
_ _
JC=A JB= A + C JA= B
KC=A KB=A + C KA=BC
SOLUCIONES
Ejercicio 1
T T+1 FFA FFB FFC
X A B C A B C JA KA JB KB JC KC
0 0 0 0 0 0 1 0 X 0 X 1 X
1 0 0 1 0 1 1 0 X 1 X X 0
2 0 1 0 1 0 0 1 X X 1 0 X
3 0 1 1 1 0 1 1 X X 1 X 0
4 1 0 0 1 1 0 X 0 1 X 0 X
5 1 0 1 1 1 1 X 0 1 X X 0
6 1 1 0 0 0 0 X 1 X 1 0 X
7 1 1 1 0 1 0 X 1 X 0 X 1
55
U. T.N. Arquitectura de Computadores Unidad 2
AB AB
C 00 01 11 10 C 00 01 11 10
0 1 X X 0 X X 1
1 1 X X 1
1 X X
JA = B KA = B
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X 1 0 X 1 1 X
1 1 X 1 X
1 X X 1
__ __
__ __ KB = C + A
JB = A + C
AB AB
C 00 01 11 10 C 00 01 11 10
0 1 0 X X X X
1 X X X X 1 1
_ _
JC = A B KC = A B
56
U. T.N. Arquitectura de Computadores Unidad 2
A B C
FF2 FF1 FF0
RELOJ
Ejercicio 3
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X X 0 X X X X
1 1 X 1 X X X 1
JA = B KA = 1
57
AB AB
C 00 01 11 10 C 00 01 11 10
0 X X X 0 X X X X
U. T.N. Arquitectura de Computadores Unidad 2
AB AB
C 00 01 11 10 C 00 01 11 10
0 1 X X X 0 X X X X
1 X X X X 1 X 1
JC = 1 KC = A
A B C
FF2 FF1 FF0
1 1
KA CLR QA KB CLR QB KCCLR QC
RELOJ
58
U. T.N. Arquitectura de Computadores Unidad 2
* Ejercicio 1: Construir un RD con carga en serie y salida en paralelo que cargue la palabra
¨0011¨. Indicar cuantos pulsos de reloj se necesitan. Realizar el diagrama de estados y de tiempo.
Implementar con flip-flip JK.
* Ejercicio 5: Construir un RD con carga en paralelo y salida en paralelo, que cargue la entrada
¨0101¨,verficar el comportamiento del sistema después de 5 (cinco) pulsos. Realizar el diagrama de
estados y de tiempo. Implementar con flip-flop D.
Ejercicio 7: Construir un RD con carga en paralelo y salida en serie de la palabra ¨1100¨. Indicar
cuantos pulsos necesita para que la palabra recircule en forma completa. Realizar el diagrama de
estados y de tiempo. Implementar con flip-flop SR.
59
U. T.N. Arquitectura de Computadores Unidad 2
SOLUCIONES
Ejercicio 2
a) Diagrama lógico
Pulso 1
Pulso 2 Pulso 3
0000 1000 1100 0110
Pulso 4
0011
Diagrama de tiempo
Datos
Borrado
Reloj 1 2 3 4 5
FF1
FF2
FF3
FF4
60
U. T.N. Arquitectura de Computadores Unidad 2
Ejercicio 2
b) Diagrama lógico
0101 Pulso 5
Diagrama de tiempo
Borrado
Reloj 1 2 3 4 5
FF1
FF2
FF3
FF4
61