A todas las señales que adquirimos podemos dividirlas en dos grupos, las de entrada salida que

tienen una frecuencia de red y las señales provenientes de los igbts y mosfets. En nuestro caso
la mayor parte y las de más importancia son las comprendidas en este segundo grupo, de allí
que demoramos la entrega del Sat intentando asegurar lo más posible la factibilidad de su
representación.

Se estuvo trabajando sobre los requerimientos que tenemos para poder llegar a reconstruir
fielmente la señales senadas de los mosfets e Igbts las cuales son de 50Khz y 20Khz. El
problema que se no plantea es que para poder distinguir en estas señales detalles como por
ejemplo el tiempo de subida no es suficiente con cumplir con el teorema de Nyquist, ya que el
mismo está en el orden de los ns. Es por ello que se estimó que para obtener los puntos
suficientes deberíamos muestrear estas señales a una frecuencia de 20Mhz y 50Mhz para los
Igbts y mosfets respectivamente.

La placa de desarrollo sobre la que nosotros estamos trabajando esta basada en un micro
cortex M4 que funciona a 120Mhz y cuyo ADC tiene la capacidad de muestrear a una velocidad
de 1MSPS. Con estos vemos que claramente no es suficiente la velocidad de muestreo del
ADC. Ante esta problemática se consulta al ing. Gustavo Parlanti docente de la asignatura
Procesamiento Digital de Señales, con su ayuda vislumbramos dos posibles alternativas, una es
usar el Adc original de Freedom K64 y realizar un Muestreo Repetitivo Sucesivo, una técnica
que es muy usada en los osciloscopios digitales comerciales cuando se quiere tener una
velocidad de muestreo superior a la que tiene el chip adc. La otra alternativa es la de utilizar un
chip adc externo con una velocidad de muestreo de 60MSPS y luedo conectarlo a la placa. Pero
tenemos el inconvenoentes que si lo hacemos directamente no le da la velocidad a los puertos
de la freedom K64 para leer los datos a esa velocidad de muestreo, por lo que hay que
agreagar una memoria SRAM externa para que se almacenen ahí los datos y luego se los vaya
leyendo a una velocidad menor desde la placa. Aunque el hecho de agregar una memoria
también implica sumar un chip contador para direccionar la memoria, la colocación de un
buffer entre la memoria y la placa y todo una lógica combinacional para su control y
sincronización que será comandada por el micro. Todo esto debería para garantizar su
perfecto funcionamiento debería estar colocado en una PCB diseñada adecuadamente de 4
capas dadas las velocidad de las señales, lo que implica un elevado costo superior a los 300
dólares. Otra posibilidad seria la utilización de un placa de desarrollo que tenga una FPGA con
un ADC de alta velociadad de muestreo pero la misma también resulta bastante costosa y
debe ser programa en lenguaje VHDL o Verilog el cual nunca utilizamos. También está la
posibilidad de utilizar una FPGA mas económica y agregarle un placa expansora con un ADC de
alta velocidad.

tie
Otro de los problemas que se nos plantea es como aislar la señales que tomamos de los mosfet
y los IGBTs debido a las elevadas frecuencias de conmutación. Dada las elevadas frecuencias se
hace imposible utilizar transformadores de aislación con lo que se pensó en utilizar
Amplificadores de Aislacion pero nos encontramos con el incoveniente de que tienen un ancho
de banda de 200KHZ como máximo lo que nos haría perder muchísimo detalle en la señal que
nosotros estamos adquiriendo.

Viendo por el lado de los optoacopladores nos dimos con que los de alta velocidad de 10 a
50MbD son del tipo digital. Los que nosotros necesitariamos son optoacopladores analógicos
de alta linealidad pero ellos tienen un ancho de banda de alrededor de 1 a 1,5Mhz.

Otra opción que se esta evaluando es la utilización de un optoaoplador común como un 4n25 y
realizar en la entrada un conversor de tensión a corriente y en la salida implementamos un
amplificador clase A multietapa