CIRCUITOS DIGITALES

AVANZADOS
Milton Tipán
mtipans@ups.edu.ec
Lectura 1: INTRODUCCIÓN
 Organización del curso
 Tecnologías de programación
 Dispositivos lógicos programables
 Fileld Programmable Gate Array (FPGA)
 Fabricantes
 Entorno de Desarrollo
Organización del curso
 Notas
 Deberes/Talleres/Consultas
 varias
 Pruebas
 2 bimestrales
 Laboratorios Esquema de notas peso
 6 prácticas en todo el bimestre
 Proyectos Deberes 5
 1 mitad de semestre
Prueba 10
 1 final del semestre
Laboratorios 10
 Examen Proyecto 5
 1 mitad de semestre Examen 20
 1 final del semestre
Tecnologías de programación
Fusible Link
 El dispositivo nuevo tiene todos sus enlaces
 La programación se efectúa al aplicar voltajes altos a la entrada que
quemas los fusibles deseados
Antifuse
 El dispositivo sin programar tiene una resistencia tan alta que se
asemeja a un circuito abierto
 La programación se realiza mediante voltajes y corrientes altos que
hacen crecer al antifuse (grown)
ROM (Read Only Memory)
 Esta formada por una matriz cuyas filas y columnas tienen
transistores y una conexión potencial
 La programación se realiza por mascara fotográfica
PROM (Programmable Read-Only Memory)
 El problema por la programación por mascara es que es caro
 Se soluciona utilizando tecnología fusible link
EPROM(Erasable Programmable Read Only Memory)
o UV-PROM
 Se mantiene la matriz con transistores pero estos tienen una puerta
adicional de polisilicio ( puerta flotante)
 Cuando no esta programado la puerta flotante no esta cargada y por
lo tanto el transistor funciona normalmente
EPROM(Erasable Programmable Read Only
Memory) o UV-PROM (cont.)
Para programarla (borrarla) se debe quitar del
circuito y exponerla a luz ultravioleta
EEPROM (Electrically ErasableProgrammable Read-Only Memory)
y FLASH
 Se programa mediante niveles de voltaje altos con respecto a su normal
funcionamiento
 Se usan dos transistores el normal se usa para el borrado
 La memoria Flash es más rápida y consume menos energía
SRAM (Static random-access memory)
 Es un multitransistor formado por 4 - 6 transistores que forman un
latch
 El acceso al latch se realiza mediante dos transistores
 Para grabar un 1 se debe poner B=0 y se activa word line
 Es una memoria volátil
Dispositivos lógicos programables
Programmable Logic Device (PLD)
 La arquitectura interna puede ser predeterminada por el
fabricante o configurada por el usuario
 Permiten realizar multitud de funciones lógicas
 Respuesta muy rápida
 Restringidos por su capacidad y estructura
 Clasificación:
 SPLD (Simple Programmable Logic Device)
 CPLD (Complex Programmable Logic Device)
SPLD (Simple Programmable Logic Device)
 PROM ( Programmable Read-Only Memory)
 PLA (Programmable Logic Array)
 PAL (Programable Array Logic)
 GAL ( Generic Array Logic)
PROM ( Programmable Read-Only Memory)
 Solo configurable la matriz OR
 Útiles para ecuaciones con pocas entradas y muchos términos
producto
PLA (Programmable Logic Array)
 Se puede programar el arreglo de AND o de OR
 Se hicieron combinaciones de AND con NOR
 Mas lentas que las PROM
PAL (Programable Array Logic) y
GAL ( Generic Array Logic)
 Se puede programar el arreglo AND
 Tienen mas entradas y salidas, con salidas negadas y triestado.
 Las GAL son similares a las PAL pero su programación es EE
CPLD (Complex Programmable Logic Device)
 Contienen varias PALs interconectadas
 La conexión entre los bloques se la realiza mediante una matriz de
interconexión
 ALTERA introduce una CPLD con tecnología CMOS y EPROM
ASIC (Aplication Specific Integrate Circuit)
 Diseñado para una función específica
 Contiene cientos de millones de puertas lógica y se usa para
funciones complejas
 El proceso de diseño es muy caro y todo termina en el silicio
 No puede ser probado sino hasta que se haya construido
 Clasificación:
 Gate Array
 Structured ASICs
 Estándar Cell
 Full Custom
Gate array
 Se usan celdas básicas formadas por transistores y resistencias
 El fabricante define que tendrán estas celdas básicas y define
librerías con funciones básica (puertas lógicas, multiplexores, ..)
 Los ingenieros llegan a diseñar hasta el nivel del netlist, para luego
hacer el mapeo, ubicación y routing.
 El resultado final son las mascara que servirán para realizar la
metalización que unirán las celdas básica
Structured ASICs
 Cada dispositivo está formado por elementos básicos llamados
módulos (tiles) que contiene una mezcla de lógica prefabricada
(multiplexores, puertas, lookup table) junto con uno o mas registros y
posiblemente algo de RAM
 Un array (sea) de estos elementos se prefabrica sobre la superficie
del chip. Además, en los bordes de este mar de “tiles” hay bloques
de RAM, generadores de reloj,..
Standard Cell
 Al igual que en los Gate Arrays, el fabricante define un conjunto de
bloques básicos (multiplexores, registros, puertas, etc) que ofrece al
ingeniero en forma de librerías.
 También ofrece librerías que pueden incluir microprocesadores,
elementos de comunicación, funciones de ROM y RAM.
 IP: Intellectual Property: bloques funcionales creados por algun otro.
Se compran.
 Los ingenieros, con todos esos elementos hacen el diseño hasta
llegar a nivel de netlist, que describe las puertas lógicas que usarán
y sus conexiones. Las herramientas de diseño son, incluso hoy, muy
sofisticadas)
 La diferencia con las Gate Arrays es que no hay nada prefabricado.
Cada función se crea con el mínimo número de transistores
necesarios, sin componentes redundantes.
 Mas eficiente uso del silicio que Gate Arrays.
Full Custom
 Los ingenieros tienen el control completo sobre cada una de las
máscaras usadas para fabricar el chip.
 El vendedor del ASIC no prefabrica ningún componente en el silicio
y no provee ninguna librería ni puertas predefinidas.
 Por medio de las herramientas apropiadas, los ingenieros pueden
modelar “a mano” las dimensiones de los transistores y pueden
crear sus propias funciones basados en estos transistores. Incluso,
las propias herramientas con las que ellos hacen estas cosas son
diseñadas por ellos.
 El proceso es altamente complejo, y consume mucho tiempo, pero el
chip resultante contiene la máxima cantidad de lógica con el mínimo
desperdicio de silicio.
FPGA (Fileld Programmable Gate Array )
 Por un lado, los dispositivos programables, muy sencillos pero muy
configurables. Por el otro, los ASIC´s, soportando funciones
complejas, pero muy caros, y muy costosos en tiempo de diseñar.
Además, una vez el diseño estaba hecho, quedaba congelado en el
silicio.
 Para salvar esa brecha (GAP) Xilinx lanza al mercado en 1984, una
nueva clase de IC: FPGA.
FPGA (Fileld Programmable Gate Array )

 Un FPGA está compuesto por un gran número de bloques lógicos

configurable logic blocks (CLBs) “islas” rodeados por un “mar” de
interconexiones programables.
 Existen interconexiones globales de alta velocidad que atraviesan
todo el chip.
 Bloques de entrada salida I/O Bs.
 • Los FPGA son el puente entre los ASIC´s y los PLD´s porque son
altamente configurables, y pueden ser utilizados para implementar
funciones complejas.
 • Pueden ser utilizados en diseños híbridos, junto con ASIC´s.
 • Los FPGA son arquitecturas de grano medio porque utilizan
bloques lógicos, a diferencia de los ASIC que son grano fino porque
se programan a nivel de transistor
FPGA (Fileld Programmable Gate Array )
 Configurable logic blocks (CLBs)
 Basados en el concepto de bloque lógico programable (CBLs), que
contiene una LUT, un registro y un multiplexor.
 Cada FPGA contendrá un número grande de estos bloques.
 Utilizando SRAM todos los bloques se pueden programar para que
realicen una función diferente.
Look-up Tables (LUT)