Sistemas Digitales 1

Informe Final 1

Alumnos: Arancibia García Alexander Jesus

Curo Blas Dante Meyer Curo Blas
Cruz Llata Julio Cesar
Ramos Soto Juan
Profesor: Ing. Mauricio Gálvez Legua
Sección: M1
Ciclo: 2018-2
 INFORME FINAL 01:
Hojas de Dato del Fabricante, Algebra de Boole
Objetivos

El objetivos principal del la experiencia de laboratorio es:

 Identificar los circuitos integrados de tecnología digital y su forma de funcionamiento
distinguiendo entre las familias TTL y CMOS
 Conocer a profundidad el manual de circuitos integrados con su respectiva terminología.

Equipo Utilizado

1. Fuente de alimentación de +5VDC

2. 06 Protoboard

3. Jumpers M-M de 10 y 20 cm

4. Resistencias de ¼ W
a. 330 Ω

b. 1k Ω
 c. 5.6k Ω

d. 10k Ω

e. 150k Ω

5. Diodo 1N4148

6. LED’s

7. DIP Switch de 8 pines

8. Multímetro
 9. Circuitos integrados

Código Familia Descripción Figura

74LS00 TTL NAND de dos entradas

74LS02 TTL NOR de dos entradas

74LS04 TTL NOT, INVERSOR

74LS08 TTL AND de dos entradas

74LS32 TTL OR de dos entradas

74LS86 TTL OR-EXCLUSIVO

Marco Teórico
El gran desarrollo experimentado por la Electrónica en los últimos años ha propiciado que la mayoría
de los equipos actuales funcionen con sistemas digitales. Un sistema digital se caracteriza por utilizar
señales discretas, es decir, señales que toman un número finito de valores en cierto intervalo de tiempo.

Todas las telecomunicaciones modernas (Internet, telefonía móvil, etc.) están basadas en el uso de este
tipo de sistemas, por lo que el estudio de las mismas resulta de gran importancia para cualquier técnico
que trabaje en este ámbito.

Son muchas las razones que han favorecido el uso extensivo de los sistemas digitales, entre ellas:

- Mayor fiabilidad en el procesamiento y transmisión de la información frente a los sistemas

analógicos, ya que una pequeña degradación de la señal no influirá —en el sistema digital— en
su valor (o en su influencia como entrada en un circuito digital).
Sin embargo, en un circuito analógico, cualquier pequeño cambio que se pueda producir en la
señal propiciará la pérdida de información en la misma.

- Disposición de un soporte matemático adecuado para su desarrollo, en concreto, el álgebra de

Boole.

1. ALGEBRA DE BOOLE:

El álgebra de Boole es una estructura algebraica que relaciona las operaciones lógicas O, Y, NO.
A partir de estas operaciones lógicas sencillas, se pueden obtener otras más complejas que dan
lugar a las funciones lógicas. Por otra parte, hay que tener en cuenta que los valores que se
trabajan en el álgebra de Boole son de tipo binario.
En el álgebra de Boole existen tres operaciones lógicas: suma, multiplicación y complementación
o inversión. Sus postulados son los siguientes:
2. FUNCION LOGICA:

Se denomina función lógica a toda expresión algebraica formada por variables binarias que se
relacionan mediante las operaciones básicas del álgebra de Boole.

3. PUERTAS LOGICA:

Las puertas lógicas son pequeños circuitos digitales integrados cuyo funcionamiento se adapta
a las operaciones y postulados del álgebra de Boole.

4. CIRCUITOS INTEGRADOS:

Un circuito integrado es un pastilla o chip sólido en la que se encuentran todos o casi todos los
componentes electrónicos necesarios embebidos en una resina, para realizar alguna función.
Estos componentes son transistores en su mayoría, aunque también contienen resistencias,
diodos, capacitores, etc.

5. TECNOLOGIA TTL:
 Las siglas en inglés significan transistor-transistor logic (lógica transistor a transistor).
Tecnología de construcción de circuitos integrados electrónicos digitales basada en el uso de
transistores bipolares, es característico el uso de transistores multiemisores. TTL sucedió a las
tecnologías RTL (lógica resistencia-transistor) y DTL (lógica diodo-transistor).
Niveles lógicos TTL
Vienen definidos por el rango de tensión comprendida entre 0,0V y 0.8V para el estado L
(bajo) y los 2.2V y Vcc para el estado H (alto).

6. TECNOLOGIA CMOS:

El semiconductor complementario de óxido metálico o complementary metal-oxide-

semiconductor (CMOS) es una de las familias lógicas empleadas en la fabricación de circuitos
integrados. Su principal característica consiste en la utilización conjunta de transistores de
tipo pMOS y tipo nMOS configurados de forma tal que, en estado de reposo, el consumo de
energía es únicamente el debido a las corrientes parásitas, colocado en la placa base.
Niveles lógicos CMOS

La entrada de cualquier CMOS viene dada con esta referencia aproximada para HIGH= “1” y
LOW= “0”
Vienen definidos por el rango de tensión comprendida entre 0,0V y 1.5V para el estado L (bajo)
y los 3.5V y Vcc para el estado H (alto).

7. INMUNIDAD AL RUIDO
La inmunidad al ruido es el grado de
tolerancia a las variaciones no deseadas en
el nivel de la señal de entrada, esto al mismo
tiempo se encuentra asociado con el margen
de ruido.

Si tenemos la tensión de ruido en la entrada de

una puerta TTL, se hace que la tensión de
nivel alto caiga por debajo de 2 volts, el
funcionamiento no será predecible, puesto que
se encuentra en la región de operación
no predecible. Sólo así la puerta podrá
interpretar la tensión por debajo de 2v como un
nivel bajo.

Si el ruido hace que la tensión de entrada en la puerta para el estado bajo pase por encima de 0.8v y
crea una condición indeterminada

8. MARGEN DE RUIDO

Si trabajamos muy cerca de los límites impuestos

por VIH y VIL puede que el ruido impida el
correcto funcionamiento del circuito. Por ello
debemos trabajar teniendo en cuenta un margen
de ruido:

VMH (margen de ruido a nivel alto) = VOH mín -

VIH mín
VML (margen de ruido a nivel bajo) = VIL máx -
VOL máx

VOH y VOL son los niveles de tensión del uno y

el cero respectivamente para la salida de la puerta
lógica.

Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8 V. En estas
condiciones tendremos un margen de ruido para nivel bajo de:

VML = 0'8 - 0'4 = 0'4 V

9. DISIPACIÓN DE POTENCIA

Es la potencia suministrada necesaria para operar la compuerta. Este parámetro se expresa en mili
vatios (mW) y representa la potencia real designada por la compuerta.

Un C.I. con cuatro compuertas exigirá de la fuente cuatro veces la potencia disipada por cada
compuerta. En un sistema dado puede haber muchos circuitos integrados y sus potencias deben
tenerse en cuenta. El poder total disipado en un sistema es la suma total del poder disipado de todos
los C.I.’s
10. RETARDO DE PROPAGACIÓN
Cuando una señal digital pasa a través de un circuito lógico, siempre experimenta un retardo temporal
llamado “tiempo de retardo”. Este tiempo seguidos muy importantes porque limita la frecuencia
máxima ala que se podría trabajar.
El retardo de propagación de elementos lógicos es el principal contribuyente a fallos en circuitos.
Aunque también los retardos de propagación ayudan para comparar diseños de aplicaciones lógicas.

Los retardos de propagación duran aproximadamente 3ns a 10ns o 3ps a 10ps o mas, todo depende de
la tecnología utilizada.

11. PRODUCTO VELOCIDAD – POTENCIA

Esta medida es sólo útil en CMOS ya que es la única familia lógica (de las dos estudiadas) cuyo
consumo depende de la velocidad (frecuencia) de operación. En TTL este producto es constante
respecto de la velocidad. Si se indica es para poder comparar CMOS y TTL. El producto velocidad-
potencia se mide típicamente en pico-Julios (pJ).

12. FAN IN Y FAN OUT

 Fan in: Fan-in es un término que define el número máximo de entradas digitales que una
única puerta lógica puede aceptar. La mayoría de las puertas de lógica transistor-transistor
( TTL) tienen una o dos entradas, aunque algunas tienen más de dos. Una puerta lógica típica
tiene un ventilador de 1 ó 2.

 Fan out: Fan-out es un término que define el número máximo de entradas digitales que la
salida de una sola puerta lógica puede alimentar. La mayoría de las puertas de lógica
transistor-transistor ( TTL ) pueden alimentar hasta 10 puertas o dispositivos digitales. Por lo
tanto, una puerta TTL típica tiene una ventilación de 10.
 Cuestionario

1. INTERFACES DE DISPOSITIVOS TTL A CMOS

Una entrada CMOS es fácil de manejar desde una salida TTL cuando ambos operan a
partir de una misma fuente de 5V. Las corrientes de salida TTL son más que suficientes
para manejar una entrada CMOS, solo debemos adaptar los niveles de tensión. Veremos
a continuación algunos circuitos para interconectar una entrada CMOS a una salida
TTL.

De las hojas de datos correspondientes extraiga las características de los siguientes

dispositivos y complete la tabla. Colocar las unidades correspondientes.

B.
 ¿Si la entrada del 74LS07 y la alimentación poseen niveles TTL, porque se puede
excitar la entrada CMOS con este dispositivo?

Los dispositivos TTL su funcionamiento se basa en la corriente, entonces este

entrega una corriente suficietepara su buen funcionamiento.

 ¿En este circuito podemos omitir la resistencia R1? Justifique.

No, porque este resisitor tiene la función de disminuir la tensión ya que los CMOS trabajan a
9V, como la salida del 74SL07, que es 5V, la compatibilidad no se daría.

 ¿Se puede reemplazar el 74LS07 por un 74LS04? Justifique.

Si, pues basándonos en el Datasheet, el 74LS04 puede manejar voltajes desde 4.75 a 5.25

C.
 En este circuito explique la función que cumple el transistor BC 337.

El transistor actúa como interruptor, actua como un not, y es un interface lógico.

 ¿Qué característica importante presenta esta interface a nivel lógico?

Que nos permite la compatibilidad de familias.

2. Interfaces de dispositivos CMOS a TTL
Una salida CMOS puede excitar una entrada 74LSxx o 74Lxx si ambos dispositivos
operan a partir de una fuente de 5V. en el estado bajo, una entrada LS puede retornar
hasta 400Ua. Este es el valor máximo que puede drenar una salida CMOS en ese estado.
A. Armar la siguiente interface CMOS-TTL excitar las entradas con nivel alto y bajo, medir las
tensiones en los puntos indicados y anotarlos en la tabla adjunta. CD 4049 es un CMOS buffer.

Imagen de la simulación.

De los puntos a los cuales se acoplo un multímetro en DC, realizamos la siguiente tabla.
Datos de la simulación
Tensión medida Entrada=1 Entrada=0
TP1 5V 0V
TP2 0V 5V
TP3 4.99V 0.04V
TP4 0V 5V
 ¿En este circuito se alimentar el CD4049 con 9V en lugar de 5V?¿porque?
Comentario:
El CD4049A es un interface lógica, que permite relacionar altos niveles de tensión con bajos niveles,
lo contrario no existe compatibilidad, por ende no se puede alimentar con 9V.

3. Simule en Proteus el siguiente circuito y responda:

 ¿Porque el circuito oscila?

Debido a que el capacitor se carga y descarga cada cierto periodo de tiempo

 ¿Qué características de la compuerta TTL se está empleando para generar la oscilación?

 ¿Cuál es la frecuencia de oscilación?

Basándonos en la simulación (0.2 ms por cuadrado horizontal) podemos darnos cuenta que la
frecuencia en aproximadamente de 1,25 KHz
 Si variamos el valor de R y C varía la frecuencia de oscilación

Para R=3k y C= 5uF

Basándonos en la simulación (5m ms por cuadrado horizontal) podemos darnos cuenta que la
frecuencia en aproximadamente de 0,12 KHz
Comentario:
En el circuito 3 se diseño un oscilador, es decir, un circuito que genera una señal periodica ni necesidad
de tener una señal de entrada ( aparte de la alimentación de 5V)
Tambien concluimos que podemos manejar la frecuencia de la onda a nuestro antojo modificando la
resistencia y la capacitancia

4. Simule en Proteus el siguiente circuito y responda:

Porque el circuito oscila?
La oscilación es debido a la circulación de impulsos invertidos.
Qué características de la compuerta TTL se está empleando para generar la oscilación?
Depende del tiempo de retardo de propagación total de los inversores.

Cuál es la frecuencia de oscilación?

Notamos que hay 7 semiperiodos y cada intervalo vale 0.5 µs.
f=7Mhz
Qué ocurre si adicionamos un inversor más al circuito. Oscilará?. Explique.
No oscilará; la salida se mantendrá en el estado inicial debido a que se encuentra un numero par de
inversores.
Observaciones y conclusiones:
Es también llamado multivibrador astable y se construye con un número impar de inversores; estos
inversores pueden ser TTL o CMOS.
Se observa que podemos usar este circuito como un generador de pulsos que produce una salida de
onda rectangular,
La frecuencia puede ser calculada de la siguiente manera:
1
f=
2nTp
 n= numero de inversores
 Tp=tiempo de retardo de la propagación de cada inversor
 5.Simular en Proteus e Implementar el circuito de arranque y parada de un pequeño motor DC
(en vez del motor empelar un led).

 Pulsador de Arranque (pulsador normalmente abierto): Sirve para arrancar el motor.

 Pulsador de Parada (pulsador normalmente abierto): Sirve para detener el motor

Observaciones

- Funciona de tal manera que inicialmente el motor este en funcionamiento (o led encendido),
para desactivarlo pulsamos stop (se apaga el led), en cambio al pulsar estar no pasa nada y para
volverlo a poner en funcionamiento pulsamos estar(se prende el led), si pulsamos stop no
cambia de estado.

Conclusiones

- El estar funciona como un set, y stop como un reset , por el cual concluimos que este circuito
funciona como un flip flop RS sin reloj ,en el cual con un 1 en el set fijo en 1 a la salida y con
un 1 en el rest se limpia el estado y se manda a 0.

̅ +𝑨
6. simular en proteus un circuito de conmutación de dos puntos mediante la función 𝑨𝑩 ̅ 𝑩.
Simulando en el programa de proteus 7.9.
 Comentario:
De las simulaciones se llegó a comprobar el funcionamiento de cada integrado.

7. Diseñar, simular en Proteus e Implementar un circuito de conmutación de 3 puntos:

𝑆𝑊1 ⊕ 𝑆𝑊2 ⊕ 𝑆𝑊3
Complete la tabla de verdad e indique la función de la salida:

SW1 SW2 SW3 SALIDA FUNCION

0 0 0 0 𝐶̅ (ᾹB + A𝐵̅ ) + 𝐶(Ᾱ𝐵̅ + A𝐵)

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Diseño:
La función del circuito implementado es la de un XOR (or exclusivo), el resultado final puede obtenerse
simplemente con una compuerta XOR.

Comentario:

En principio se tuvo problemas con la implementación por que no funcionaba el circuito, luego comenzó
a funcionar con resistencias en la salida por lo que concluimos que para un open colector las resistencia
en la salida no son opcionales, sino obligatorias
8. Diseñar, simular en Proteus e implementar un circuito que permita visualizar el año actual en
un SOLO display de 7 segmentos (usted elija entre ánodo o cátodo común) en función a la
combinación de dos entradas digitales.

Para display ánodo común:

Entrada Salida
X Y a B C d e f g
0 0 0 0 1 0 0 1 0
0 1 0 0 0 0 0 0 1
1 0 1 0 0 1 1 1 1
1 1 0 0 0 0 0 0 0

Notamos:
a = X.𝑌̅ e=a
b=0 f = 𝑌̅
c=a g = X.𝑌̅ + 𝑋̅.Y
d=a
Simulando en Proteus 7.

Observación:

Se modificó el circuito debido a que fue realizado de forma práctica con solo una resistencia en el display. La
forma correcta de implementarlo se ve a continuación.

9. Simule en Proteus el siguiente circuito donde se emplea el contador 74LS193:

Responda para que sirve los siguientes pines: UP, DN, PL, MR, DO, D1, D2 y D3
 UP (up): Selecciona el conteo ascendente.
 DN (Down): Selecciona el conteo descendente.
 PL (Parallel Load): Cuando la entrada es baja, el data input se ingresa.
 MR (Master Reset): Es activa en alto; reinicia el contador al estado 0000.
 D0,D1,D2,D3 (Data Input): Cuando la carga paralela (PL) y las entradas de reinicio maestro
(MR) son BAJAS, información presente en las entradas de Datos Paralelos (D0, D3) se carga
en el contador y aparece en las salidas, independientemente de las condiciones de las entradas
del reloj.
Configurando el generador de funciones a una frecuencia de 1Khz, y haciendo uso de un osciloscopio,
grafique las formas de onda de UP, Q0, Q1, Q2 y Q3.

Qué relación observa?

Notamos que la relación de periodos entre UP::Q0::Q1::Q2::Q3 es de 1::2::4::8::16
UP= 1ms
Q0= 2ms
Q1= 4ms
Q2= 8ms
Q3= 16ms
Para que sirve el TCU y TCD ?
Terminal Count Up (TCU) y Terminal Count Down (TCD) son salidas normalmente en ALTA.
Cuando un circuito ha alcanzado el estado de conteo máximo (15 para el LS193),
la próxima transición de ALTO a BAJO del reloj de cuenta atrás causa TCU ir a BAJO. TCU
permanecerá BAJO hasta que la CPU se vaya ALTO otra vez, repitiendo efectivamente el reloj de
cuenta atrás, pero retrasado por dos retrasos en la puerta. Del mismo modo, la salida TCD se ir BAJO
cuando el circuito está en el estado cero y el conteo Down Clock va BAJO. Dado que las salidas TC
repiten el reloj formas de onda, se pueden usar como las señales de entrada del reloj al siguiente
circuito de orden superior en un contador de varias etapas.
Qué ocurre si la salida del generador de funciones lo conectamos a la entrada DN del contador?

Se inicia el conteo de forma descendente, la relación en las frecuencias es la misma que cuando la
salida del generador de funciones se conectó en UP.

10. Simular en Proteus e implementar el siguiente circuito. (2 ptos)

Configure el generador de funciones a 1Hz de frecuencia:
 Es una cuenta binaria?.
Si

 Entre que números cuenta?

Desde el 0 hasta el 15 en decimal

 Es un contador decimal o hexadecimal?

No
Comentario:
Se concluyo que en caso de no tener un generador de ondas cuadradas o un timer 555 para usarlo de
reloj para el integrado, podemos implementar el circuito usando un pulsdor.
El tipo del pulsador dependerá del integrado, si que que se activa en el flanco de subida o flanco de
bajada.
11. Simular en Proteus el siguiente circuito y vea como la cuenta puede ser incrementada o
decrementada:
Observaciones y conclusiones:
Al presionar el pulsador “UP” se hace la cuenta binaria de forma ascendente.
Al presionar el pulsador “DN” se hace la cuenta binaria de forma descendente.
Es una cuenta binaria hexadecimal debido al 74LS193
12.Simular en Proteus e implementar el siguiente circuito usando un contador 74LS192 y
conecte a sus salidas:

 Un decoder 74LS47 si va emplear un display ánodo común de 7 segmentos:

CIRCUITO MODIFICADO
  ¿El 74LS192 es un contador decimal o hexadecimal?

Es un contador decimal, ya que cuenta de manera Ascendente/Descendiente por decada , en nuestro

caso de 0 a 9 o de 9 a 0

Observaciones

-Se observó que el contador 74LS192 funcionaba con flanco de subida.

-Se tuvo que hacer una modificación para que el circuito funcione correctamente, al momento de
conectar el circuito la entrada al contador está en alto, al presionar el pulsador ( sin soltarlo) la
entrada está en bajo, luego al soltar el pulsador se observa el cambio de número ya sea ascendente o
descendente , debido a que se está en flanco de subida (alto).

-En caso de no tener el 192, se puede usar el 193, la diferencia es que este cuenta del 0 al 15

Conclusiones

- Comprobamos que efectivamente el circuito contaba de forma ascenderte y descendente.

- Al usar un decoder 74LS47 se emplea un display ánodo común ya que las salidas del decoder están
en bajo.
-Al usar un decoder 74LS48 se emplea un display cátodo común ya que las salidas del decoder están
en alto.

13. Simular en Proteus el siguiente circuito:

Indicar para que sirve los siguientes pines: E, D/U y PL del 74LS191
E es el enable del integrado, lo que significa que mientras no este activado el enable ( se activa en 0 )
el circuito no funcionara .
D/U es el que le manda la orden al integrado, si esta en D (down) el integrado contara
descendientemente y si esta en U (up) el integrado contara ascendentemente.

Comentario:

Pudimos notar que los capacitores ayudaron a reducir el efecto rebote producido por los sobrepicos
característicos de lo pulsadores
Comprobamos que podemos obtener un contador mas grande partiendo de contadores pequeños
conectándolos en cascad
14. diseñar y simular en proteus un circuito que enciende secuencialmente 7 luminarias. El
circuito tiene tres entradas e inicia con todas las luminarias apagadas. Tratar de resolver “al
ojo” (sin emplear algebra de Boole).

Método 1.
Utilizaremos los mapas de karnaugh, para resolver este problema. Aunque también se pudo realizar
de manera directa de la tabla de datos, pero para mayor fiabilidad se utilizó la tabla.

LUM1:A+B+C LUM2:A+B LUM7:ABC

0 1 C 0 1 0 1
C AB C
AB 00 0 0 AB
00 0 1 01 1 1 00 0 0
01 1 1 11 1 1 01 0 0
11 1 1 10 1 1 11 0 1
10 1 1 10 0 0

LUM3:A+BC LUM4:A
0 0 C 0 0
C AB
AB 00 0 0
00 0 1 01 1 1
01 1 1 11 1 1
11 1 1 10 1 1
10 1 1
1 Hojas de Dato del Fabricante, Álgebra de Boole

LUM5:AB+AC LUM6:AB
0 1 C 0 1
C AB
AB 00 0 0
00 0 0 01 0 0
01 0 0 11 1 1
11 1 1 10 0 0
10 0 1

Realizado con el método de karnaugh.

OBSERVACIONES:
 Se observó diversos métodos de interface lógico.
 Se observó el funcionamiento de un transistor en sus estados de corte y saturación
CONCLUSIONES:
 Se concluye que los interfaces lógicos juegan un rol importante, ya que estos son
responsables de la compatibilidad entre diversas familias en este caso TTL y CMOS
concluye
Que, al no cumplir con la compatibilidad, se llega a resultados absurdos o que perjudiquen
el funcionamiento del circuito.
2 Hojas de Dato del Fabricante, Álgebra de Boole

Bibliografia

 Introducción a los sistemas digitales – Universidad de Murcia.

 Sistemas Digitales, Ronald Tocci
 http://www.alldatasheet.com (Datasheet de los C.I.)